칩은 수십 겹의 막으로 쌓인다. 실리콘을 태워 키우는 1 nm 게이트 산화막, 진공 속에서 원자를 떼어 날려 보내는 배리어 금속, 뜨거운 표면에서 기체가 반응해 자라는 질화막, 그리고 반쪽 반응을 번갈아 한 층씩 쌓는 고유전율 막까지. 이 책은 열산화와 PVD·CVD·ALD를 장비 조건(온도·압력·유량·전력·펄스와 퍼지 시간)과 막의 결과(두께·피복성·균일도·응력·순도)로 잇는다. 가상 기준 장비 TF-300으로 직접 키워 보며 배우는 반도체 산화·박막 증착 교과서다.
한 문장으로: 직진하는 원자는 입구만 보고, 튕기는 분자는 깊이 들어가고, 스스로 멈추는 반응은 어디에나 같은 두께를 남긴다. 윗면 두께를 늘려 보자. PVD는 바닥이 얇고 입구가 먼저 막히며, CVD는 부착 계수가 작을수록 고르고, ALD는 바닥까지 같은 두께다(13장).
CVD 질화막ALD 고유전율실리콘
기체와 표면의 공통 언어에서 출발해, 방법별(산화·PVD·CVD·ALD)로 장비 조건과 막의 관계를 배우고, 방법을 가로지르는 결과 지표로 다시 비교한 뒤, 실제 소자에서 통합한다.
이 책 전체가 예로 드는 가상의 300 mm 산화·증착 장비군이다(교육용 가정, 특정 장비가 아니다). 책을 끝내면 이 숫자들이 왜 이 크기인지 계산할 수 있다.
순서대로 읽어도 좋고, 맡은 공정부터 골라 읽어도 된다. 각 장은 개념 → 그림 → 수식 → 시뮬레이터 → TF-300 수치 → 퀴즈 순서다.
직무나 관심사에 따라 이렇게 읽어 보자.
이어 읽기: 공정 전체는 ProcessBook, 확산·어닐은 DopingBook, 플라즈마와 원자층 식각은 EtchBook, 증착 뒤의 평탄화는 CMPBook, 가스 공급과 배기는 InfraBook, 3D 낸드 적층은 MemoryBook. 다른 반도체 책은 반도체 서가에서.