Chapter 04

산화막 심화: 계면·응력·형상

3장의 딜-그로브 모델은 평평한 웨이퍼 위의 두꺼운 막을 잘 설명한다. 하지만 오늘날 중요한 산화막은 대부분 그 바깥에 있다. 게이트 산화막은 수 nm로 얇아 초기 급성장이 지배하고, 소자 특성은 두께보다 계면의 원자 몇 층이 정한다. 소자 분리 산화막은 질화막 마스크 아래로 파고들고, 트렌치 모서리에서는 산화가 만든 응력이 성장을 늦춘다. 이 장에서는 이런 “딜-그로브 바깥”의 현상을 하나씩 모델로 계산한다.

마수드 모델로 20 nm 이하 건식 산화의 초기 급성장을 계산하고, 딜-그로브의 $x_i$ = 25 nm 보정이 왜 필요했는지 설명할 수 있다.
계면 전하 4종( $Q_f, Q_{it}, Q_m, Q_{ot}$ )의 위치·기원·제거법을 구분하고, C-V 곡선에서 각각이 어떤 흔적을 남기는지 읽을 수 있다.
포밍 가스 어닐의 Pb 중심 수소 패시베이션과 이후 고온 공정에 의한 탈수소화를 동역학으로 계산할 수 있다.
산화 중 붕소의 고갈과 인의 축적(편석), 산화 증강 확산(OED)과 OSF를 격자간 Si 주입으로 설명할 수 있다.
LOCOS 새부리, 점성 응력에 의한 모서리 얇아짐을 장비 조건(온도·패드 산화막·질화막 두께)과 연결하고, SiON·ISSG가 해결하는 문제를 말할 수 있다.

얇은 산화의 초기 급성장: 마수드 모델

건식 산화에서 처음 20–30 nm는 딜-그로브 식이 예측하는 것보다 훨씬 빨리 자란다. Deal과 Grove는 이 구간을 “이미 25 nm가 있었다”고 가정( $x_i$ = 25 nm)해 피했지만, 게이트 산화막이 수 nm가 된 지금은 바로 그 구간이 공정의 전부다. Massoud 등(1985)은 두께에 따라 지수적으로 사라지는 추가 항을 넣어 실측을 맞췄다.

\frac{dx}{dt} = \frac{B}{2x + A} + C\,e^{-x/L},\qquad C = 3.6\times10^{8}\,e^{-2.35/kT}\ \mu\text{m/h},\quad L \approx 7\ \text{nm},\quad x(0) = x_0 \approx 0.5\ \text{nm}

첫 항은 딜-그로브 그대로이고, 둘째 항이 초기 급성장이다.

L

은 그 효과가 미치는 특성 두께다. 기원은 아직 논쟁 중이다 — 계면 근처 산화막의 응력·구조 차이, 얇은 막을 뚫고 오는 원자 산소, 계면의 활성 자리 수 같은 설명이 있다. 실무에서는

C

와

L

을 온도별로 맞춘 경험식으로 쓴다.

그림 4-1. 왼쪽: Si/SiO₂ 계면은 칼날처럼 날카롭지 않고 아산화물(Si¹⁺–Si³⁺)로 된 약 1 nm 전이층과 일부 끊긴 결합(Pb 중심)을 품는다. 오른쪽: 성장 속도는 얇은 영역에서 딜-그로브 예측(점선)보다 크고, 두께가

L

의 몇 배가 되면 딜-그로브로 수렴한다.

SIMULATOR

딜-그로브 vs 마수드: 얇은 건식 산화

온도 산화 시간 특성 두께 L

그래프

마수드—

딜-그로브 (xᵢ = 0.5 nm)—

딜-그로브 (xᵢ = 25 nm)—

C (급성장 계수)—

급성장 기여—

“급성장 기여”는 마수드 두께에서 같은 시작점(0.5 nm)의 딜-그로브 두께를 뺀 몫이다. 해볼 것: TF-300 기준점(900 °C 30분 ≈ 11 nm, 1000 °C 1시간 ≈ 48 nm)에서 세 모델을 비교하자.

x_i

= 25 nm 딜-그로브는 얇은 막을 언제나 25 nm 이상으로 예측해 쓸 수 없고,

x_i

= 0.5 nm 딜-그로브는 크게 모자란다.

계면 전하 4종

열산화막은 거의 완벽한 절연체지만 전하가 전혀 없지는 않다. Deal(1980)은 산화막 전하를 위치와 기원에 따라 네 가지로 나누었다. 이 전하들은 MOS 트랜지스터의 문턱 전압을 옮기고( $\Delta V = -Q/C_{ox}$ ), 계면 트랩은 이동도와 잡음, 서브문턱 기울기를 나쁘게 한다.

그림 4-2. 산화막 전하 4종의 위치(Deal 분류). 가동 이온은 바이어스·온도에 따라 움직이고, 고정 전하는 계면 근처에 붙박혀 있으며, 계면 트랩은 Si 띠틈 안에 준위를 만들어 전하가 들락날락한다.

그림 4-3. 딜 삼각형(모식, 값은 약). 건식 산화 직후의

Q_f

는 산화 온도가 낮을수록 크다. 산화 끝에 같은 온도에서 N₂·Ar로 어닐하면 바닥선까지 내려간다. 그래서 3장의 레시피 끝에 N₂ 어닐이 들어간다. (100)은 (111)보다 약 3배 작다.

전하	위치	기원	대표 크기(cm⁻²)	줄이는 법
고정 전하 $Q_f$	계면 ~2 nm 안	불완전 산화된 Si (Si⁺)	10¹⁰–10¹¹, 양	고온 산화, N₂·Ar 어닐, (100) 기판
계면 트랩 $Q_{it}$ ( $D_{it}$ )	계면	끊긴 결합 Pb 중심	10¹⁰–10¹² eV⁻¹cm⁻²	포밍 가스 어닐(H 패시베이션)
가동 이온 $Q_m$	산화막 전체(이동)	Na⁺, K⁺, Li⁺ 오염	10¹⁰–10¹²	청정 공정, HCl 산화, PSG 게터링
산화막 포획 $Q_{ot}$	산화막 속	방사선·핫캐리어·플라즈마 손상	10⁹–10¹³, ±	저손상 공정, 어닐

C-V 곡선으로 전하 읽기

MOS 커패시터의 정전 용량-전압(C-V) 곡선은 산화막 전하의 지문이다. 게이트 전압을 쓸어 가며 축적 → 공핍 → 반전으로 표면 전위 $\psi_s$ 를 바꾸면, 산화막 용량 $C_{ox}$ 와 Si 공간 전하 용량 $C_s$ 가 직렬로 측정된다(소자 물리는 DeviceBook MOS 구조).

V_G = V_{FB} + \psi_s - \frac{Q_s(\psi_s) + Q_{it}(\psi_s)}{C_{ox}},\qquad V_{FB} = \phi_{ms} - \frac{Q_f}{C_{ox}} - \frac{\gamma\,Q_m}{C_{ox}},\qquad \frac{1}{C} = \frac{1}{C_{ox}} + \frac{1}{C_s + C_{it}}

Q_s

는 Si 공간 전하(킹스턴 식),

Q_{it} = -qD_{it}(\psi_s - \phi_F)

는 중간 갭 위는 억셉터·아래는 도너인 계면 트랩 전하,

C_{it} = q^2D_{it}

\gamma = \bar{x}/t_{ox}

는 가동 이온의 무게 중심(게이트 쪽 0, 계면 쪽 1). 고주파(1 MHz)에서는 계면 트랩과 소수 캐리어가 따라오지 못해

C_{it}

가 빠지고 반전 용량이 최소값에 묶인다.

읽는 법: $Q_f$ 와 $Q_m$ 은 곡선 전체를 평행 이동시킨다. $D_{it}$ 는 공핍 구간을 늘어지게(stretch-out) 하고, 저주파 곡선에 중간 갭 부근 혹을 만든다. 가동 이온은 200–300 °C에서 ±바이어스를 걸어(BTS, bias-temperature stress) 이온을 계면 쪽·게이트 쪽으로 몰아 본 뒤 $V_{FB}$ 의 차이로 잰다.

SIMULATOR

MOS C-V 곡선과 산화막 전하

산화막 두께 기판 p형 N_A

게이트

고정 전하 Q_f 계면 트랩 D_it 가동 이온 Q_m

가동 이온 위치 (BTS)

C_ox—

V_FB (이상 → 실제)—

V_T (ψₛ = 2φF)—

C_min/C_ox (HF)—

공핍 구간 폭 (늘어짐)—

Q_f, Q_m 슬라이더 단위는 10¹⁰ cm⁻². 실선: 고주파(HF), 점선: 저주파(LF, 준정적), 회색: 전하가 없는 이상 곡선. 300 K,

n_i = 9.65\times10^{9}

cm⁻³, 킹스턴 식으로

\psi_s

를 −0.4 V ~ 2φF + 0.4 V로 쓸었다. 해볼 것: ① Q_m = 10 × 10¹⁰을 넣고 BTS를 게이트 쪽 → 계면 쪽으로 바꾸면

V_{FB}

가

-qQ_m/C_{ox}

만큼 움직인다. ② D_it를 10¹² 이상으로 올리면 HF 곡선이 늘어지고 LF 곡선에 혹이 생긴다. ③ 같은 전하라도 산화막이 얇을수록

\Delta V

가 작다.

포밍 가스 어닐과 수소 패시베이션

산화 직후 (100) 계면에는 Si 원자 10⁵개 중 하나꼴로 산소와 결합하지 못한 결합이 남는다. 이것이 Pb 중심(Pb center, ·Si≡Si₃)이고, 띠틈 안에 준위를 만들어 $D_{it}$ 가 10¹¹–10¹² eV⁻¹cm⁻²에 이른다. 포밍 가스 어닐(forming gas anneal, FGA)은 N₂에 H₂ 5–10 %를 섞어 400–450 °C에서 20–30분 굽는 공정으로, 수소가 Pb를 Si–H로 막아 $D_{it}$ 를 10¹⁰ 이하로 내린다. 보통 배선 공정까지 끝낸 맨 마지막(또는 마지막 근처)에 넣는다.

그림 4-4. 수소 패시베이션과 탈수소화(Stesmans 모델). 패시베이션은 1.51 eV, 해리는 2.83 eV의 활성화 에너지를 갖는다. 그래서 400 °C대에서는 패시베이션만 일어나고, 700 °C 이상의 공정을 다시 거치면 수소가 떨어져 트랩이 되살아난다.

\frac{dN}{dt} = -k_f\,N + k_d\,(N_0 - N),\quad k_f = k_{f0}\,\frac{p_{H_2}}{1\,\text{atm}}\,e^{-1.51/kT},\quad k_d = k_{d0}\,e^{-2.83/kT}

N

은 패시베이션되지 않은 Pb 밀도,

N_0

은 전체 Pb 밀도.

k_{d0} \approx 1.2\times10^{12}

s⁻¹(Stesmans),

k_{f0}

는 400 °C, H₂ 10 %에서 시간 상수 약 3분이 되도록 잡은 교육용 값(

10^{10}

s⁻¹). 실제 공정에서는 수소가 배선·보호막을 뚫고 계면까지 오는 확산이 더 느릴 수 있어 30분을 준다. Pb는 띠틈 약 1 eV에 퍼져 있어

D_{it}

≈

N

/1 eV로 어림한다.

SIMULATOR

포밍 가스 어닐과 그 뒤의 열 공정

초기 Pb 밀도 N₀ FGA 온도 FGA 시간 H₂ 농도

FGA 뒤 공정 (N₂)

FGA 시간 상수—

FGA 후 D_it—

뒤 공정 후 D_it—

TF-300 사양 (≤ 10¹⁰)—

왼쪽: 시간에 따른

D_{it}

(FGA → 뒤 공정, 로그). 오른쪽: 현재 FGA 시간·H₂ 농도에서 온도를 바꿨을 때의 최종

D_{it}

. Pb 외의 결함으로 바닥 5 × 10⁹을 더했다. 해볼 것: ① FGA 온도를 350 °C로 내리면 30분으로 충분한가? ② FGA 뒤에 스파이크 어닐을 넣으면? — 그래서 FGA는 고온 공정이 모두 끝난 뒤에 한다. 5장 열 예산의 “순서” 문제다.

도펀트 편석: 붕소는 빨려 가고 인은 쌓인다

산화되는 Si 속에 도펀트가 있으면, 계면이 지나갈 때 도펀트는 Si와 SiO₂ 중 더 편한 쪽으로 나뉜다. 평형 편석 계수(segregation coefficient) $m = C_{Si}/C_{SiO_2}$ 가 이를 정한다. 붕소는 $m \approx 0.3$ 으로 산화막을 좋아해 Si 표면에서 고갈되고, 인·비소는 $m \approx 10$ 으로 산화막에서 밀려나 Si 표면에 쌓인다(snowplow).

그림 4-5. 산화 후 도펀트 프로파일(모식). 계면에서

C_{Si}/C_{SiO_2} = m

이 성립하도록 도펀트가 재분배된다. 붕소 고갈은 nMOS 채널 가장자리·필드 영역의 문턱 전압을 낮추고(필드 반전), 인 축적은 n⁺ 표면 농도를 높인다.

움직이는 계면에서의 물질 수지를 세우면 경계 조건이 나온다. 단위 시간에 계면은 $v = ds/dt = 0.44\,dx/dt$ 만큼 Si를 먹고, 먹힌 Si의 도펀트 $C_s v$ 중 새 산화막(부피 $v/0.44$ )이 $C_s/m$ 농도로 가져가고 나머지는 Si로 되돌려진다.

D\,\frac{\partial C}{\partial \xi}\Big|_{\xi=0} = C_s\,v\left(\frac{1}{0.44\,m} - 1\right),\qquad \frac{\partial C}{\partial t} = D\frac{\partial^2 C}{\partial \xi^2} + v\,\frac{\partial C}{\partial \xi}

\xi

는 계면에서 Si 안쪽으로 잰 거리(움직이는 좌표). 괄호가 양수(

m \lt 2.27

, 붕소)면 고갈, 음수(

m \gt 2.27

, 인·비소)면 축적이다. 산화막 속 도펀트 확산은 무시했다(인·비소는 매우 느리고, 붕소는 건식에서 느림).

확산 계수 자체는 DopingBook 확산에서 다룬다. 여기서는 진성 값 B $0.76\,e^{-3.46/kT}$ , P $3.85\,e^{-3.66/kT}$ , As $0.066\,e^{-3.44/kT}$ cm²/s를 쓴다.

SIMULATOR

움직이는 계면의 편석과 산화 증강 확산

도펀트

분위기

온도 산화 시간 산화 증강 확산(OED) 포함

산화막 / Si 소모—

표면 농도 Cₛ/C₀—

확산 길이 √(Dt)—

OED 배수 D/D*—

산화막으로 간 도펀트—

처음에 균일한 농도 C₀. 움직이는 좌표에서 위 확산-이류 방정식을 암시적 유한 체적법(300격자, 300시간 단계)으로 풀었다. 그래프 가로축은 원래 Si 표면에서 잰 깊이이고, 왼쪽 파란 영역이 산화막(그 안의 선은 산화막에 갇힌 도펀트 농도)이다. OED는

D/D^* = 1 + f_I(S-1)

S - 1 = K(T)\,(dx/dt)^{0.4}

(dx/dt는 nm/min,

K

는 1000 °C에서 2.6, 활성화 −1.9 eV의 교육용 경험식),

f_I

= 1(B, P), 0.4(As). 해볼 것: 붕소에서 OED를 끄고 켜며 표면 고갈 깊이를 비교하자. 건식으로 바꾸면 계면 속도가 느려 고갈이 확산으로 메워진다.

OED와 OSF: 산화가 Si에 쏘는 격자간 원자

계면에서 Si가 SiO₂로 바뀔 때 부피가 2.27배로 늘어난다. 산화막이 이 부피를 모두 받아 주지 못하면 Si 원자 일부(약 1/1000)가 산화되지 않고 격자간 Si로 기판 안쪽에 주입된다. 격자간 Si가 과포화되면 두 가지 일이 생긴다.

그림 4-6. 산화가 주입하는 격자간 Si. 격자간 원자와 짝지어 움직이는 붕소·인은 확산이 빨라지고(OED), 결함 핵 위에서는 격자간 원자가 모여 여분 원자면, 즉 산화 적층 결함(OSF)이 자란다. 반대로 공공으로 확산하는 안티몬은 느려진다(ORD).

OED(oxidation-enhanced diffusion): B·P·As처럼 격자간 원자와 짝지어 움직이는 도펀트의 확산이 빨라진다. 증강은 저온일수록, 산화 속도가 빠를수록 크다( $\propto (dx/dt)^{0.2-0.5}$ ). Sb는 반대로 느려진다(ORD, 공공이 격자간 원자와 재결합해 줄어서).
OSF(oxidation-induced stacking fault): 금속 오염·산소 석출 같은 핵 위에 격자간 원자가 쌓여 수 µm 크기의 적층 결함이 생긴다. 접합 누설과 산화막 신뢰성을 해친다. HCl 첨가(3장), 고온 산화(격자간 원자가 빨리 사라짐), 질화막 덮개로 줄인다.
질화 분위기(NH₃)는 반대로 공공을 주입한다. 이 대칭성은 도펀트가 격자간·공공 중 무엇으로 확산하는지 가려내는 고전 실험이 되었다(DopingBook 어닐).

LOCOS 새부리와 STI 라이너

LOCOS(LOCal Oxidation of Silicon)는 Si₃N₄로 활성 영역을 덮고 나머지를 습식으로 두껍게 산화해 소자를 분리하던 방식이다. 질화막은 산화제를 거의 통과시키지 않지만, 응력 완충용 패드 산화막을 따라 산화제가 옆으로 스며들어 마스크 가장자리 아래에 쐐기 모양 산화막, 곧 새부리(bird's beak)를 만든다. 새부리 길이만큼 활성 영역이 잠식되어 미세화에 한계가 왔고, 0.25 µm 세대 이후 STI(shallow trench isolation)로 바뀌었다. STI에서도 트렌치를 판 뒤 얇은 라이너 산화로 식각 손상을 없애고 모서리를 둥글게 하는데, 이때 다음 절의 모서리 응력이 문제다.

그림 4-7. LOCOS와 STI. LOCOS 새부리는 마스크 아래로 0.3–1 µm 파고들어 활성 영역을 잠식하고 질화막을 들어 올린다. STI는 잠식이 거의 없지만 트렌치 위 모서리(볼록)와 바닥 모서리(오목)에서 라이너 산화막이 얇아지기 쉽다. 갭필은 10장, STI CMP는 CMPBook 산화막 CMP.

SIMULATOR

LOCOS 새부리: 마스크 아래로 스미는 산화제

습식 산화 온도 필드 산화막 목표 패드 산화막 질화막 두께 진행

산화 시간—

새부리 길이 (10 % 지점)—

반높이 지점—

가장자리 질화막 들림—

모델(1.5차원): 열린 영역은 딜-그로브

c = 1/(1 + 2h/A)

, 마스크 아래는 두께

h(y)

인 쐐기를 따라 옆으로 확산하며 바닥에서 반응:

\frac{d}{dy}\left(h\frac{dc}{dy}\right) = \frac{2}{A}f\,c

dh/dt = (B/A)\,f\,c

. 질화막은 윙클러 탄성 기초로 보아 들림

w = 0.56(h - h_{pad})

에 비례하는 수직 응력

\sigma = \frac{E t_N^3}{12\ell^4}w

(

E

= 250 GPa,

\ell

= 0.3 µm)을 주고, 계면 반응을

f = e^{-\sigma V_k/kT}

(

V_k

= 25 Å³)로 늦춘다. 해볼 것: 패드 산화막을 50 nm로 두껍게 하면 새부리가 길어지고, 질화막을 두껍게 하면 쐐기가 얇아진다. 둘의 균형이 LOCOS 공정 설계의 핵심이었다.

2D 산화 응력과 모서리 얇아짐

평평한 면에서는 새 산화막이 위로 자유롭게 밀려 올라가므로 응력이 거의 쌓이지 않는다. 그러나 둥근 볼록 모서리(STI 위 모서리, 핀 꼭대기)에서는 새 산화막이 둘레 방향으로 늘어나야 하고, 오목 모서리(트렌치 바닥)에서는 좁은 곳으로 눌려 들어가야 한다. SiO₂는 산화 온도에서 아주 끈적한 액체처럼 흐르는데(점성 $\eta$ ), 흐름을 강요받는 만큼 계면에 압축 응력이 생기고 그 응력이 계면 반응( $k_s$ )과 확산을 늦춘다(Kao 등, 1987).

그림 4-8. 모서리 산화. 볼록·오목 모두 계면에 압축 응력이 생겨 평면보다 얇게 자란다(오목이 더 심하다). 얇아진 모서리는 전계가 몰려 게이트 산화막 항복·누설과 STI 모서리 기생 트랜지스터(험프)의 원인이 된다.

\sigma_n = -2\,\eta(\sigma)\,\frac{u_a}{a}\left|1 - \frac{a^2}{b^2}\right|,\qquad \eta(\sigma) = \eta_0(T)\,\frac{\sigma V_c/2kT}{\sinh(\sigma V_c/2kT)},\qquad k_s' = k_s\,e^{\sigma_n V_k/kT}

원통 모서리에서 비압축 점성 흐름을 풀면 계면(반지름

a

, 바깥면

b

)의 수직 응력이 나온다.

u_a

는 새 산화막이 밀려나는 속도(성장 속도의 0.56배). 높은 응력에서 점성이 줄어드는 비선형성(

V_c

)이 응력을 수백 MPa–1 GPa로 묶는다.

\eta_0

는 온도가 오르면 급격히 작아지므로(활성화 5–6 eV) 고온 산화일수록 모서리 얇아짐이 줄어든다. STI 라이너를 1050–1100 °C 이상에서 키우는 이유다.

SIMULATOR

모서리 산화와 점성 응력

모서리

분위기

온도 초기 곡률 반지름 평면 두께 목표

산화 시간—

모서리 두께—

모서리/평면—

계면 응력 σₙ—

kₛ 감소—

원통 좌표 딜-그로브(

F/N_1 = B/(A/f + 2a\ln(b/a))

, 오목은

a\ln(a/b)

)와 위 응력식을 시간 적분했다. 점성

\eta_0

(1000 °C): 건식 3 × 10¹² Pa·s, 습식 3 × 10¹¹ Pa·s, 활성화 6 / 5 eV,

V_c

= 200 Å³,

V_k

= 25 Å³(교육용 피팅). 반지름 슬라이더는 로그(10–500 nm). 오른쪽 그래프는 같은 조건에서 온도별 모서리/평면 비. 해볼 것: 반지름 50 nm 볼록 모서리에서 건식 900 °C와 1100 °C를 비교하자. 오목 모서리에서 산화막이 구멍을 메우면 계산이 멈춘다.

질화(SiON)·ISSG·플라즈마 산화

게이트 산화막이 2 nm 아래로 얇아지자 열산화만으로는 버틸 수 없게 되었다. 세 가지 기술이 등장했다.

그림 4-9. ISSG(in-situ steam generation) 래디컬 산화. 저압에서 H₂와 O₂를 뜨거운 웨이퍼 위로 흘리면 표면 근처에서만 O·OH 래디컬이 생겨 Si를 산화한다. 원자 산소는 반응성이 커서 면방위 의존성과 모서리 얇아짐이 작고, Si₃N₄까지 산화할 수 있다.

SiON(질화 산화막): 산화막에 질소를 넣으면 유전 상수가 3.9에서 Si₃N₄(7.5) 쪽으로 오르고, 폴리 게이트의 붕소가 산화막을 뚫고 채널로 가는 것(붕소 침투)을 막는다. NO·N₂O 열질화는 질소를 계면에, 플라즈마 질화(DPN)는 위쪽에 넣는다. 계면의 질소는 이동도를 떨어뜨리므로 지금은 플라즈마 질화 + 질화 후 어닐(PNA)이 표준이다.
ISSG 래디컬 산화(TF-300 RTP: 1000–1100 °C, 수 ~ 십수 Torr): 막질이 건식보다 좋고, 얇은 막을 짧은 시간에 균일하게 키운다. 고유전율 게이트의 계면 SiO₂(0.5–1 nm)와 3D 낸드 터널 산화막에 쓴다.
플라즈마 산화: 400 °C 안팎의 저온에서 O 래디컬로 산화해 열 예산이 거의 없다. 금속 게이트·배선이 이미 있는 뒤에도 쓸 수 있다(PEALD 산화막은 12장).

\text{EOT} = 3.9\int_0^{t}\frac{dz}{k(z)},\qquad k(z) \approx 3.9 + (7.5 - 3.9)\,\frac{[\text{N}](z)}{57\,\%},\qquad J \propto \exp\!\left(-\int_0^{t} \frac{2\sqrt{2m^*(z)\,\Phi_B(z)}}{\hbar}\,dz\right)

EOT(등가 산화막 두께)는 같은 용량을 주는 SiO₂ 두께다. 질소 57 at%가 Si₃N₄다. 직접 터널링 누설은 WKB 근사로 물리 두께와 장벽(SiO₂ 3.1 eV,

m^*

= 0.4 m₀; Si₃N₄ 2.1 eV, 0.5 m₀)에 지수적으로 의존한다. SiO₂에서는 0.2 nm 얇아질 때마다 누설이 약 10배 는다.

SIMULATOR

SiON 질소 프로파일, EOT와 누설

물리 두께

질화 방법

최대 질소 농도 프로파일 폭

EOT—

평균 k—

누설 (같은 EOT SiO₂ 대비)—

계면 질소—

상부 1 nm 질소 면밀도—

DPN:

[N](z) = N_p e^{-z/w}

(z는 게이트 쪽에서 잰 깊이), NO:

[N](z) = N_p e^{-((t-z)/w)^2}

(계면 쪽). 누설 비는 같은 EOT의 순수 SiO₂와 WKB 지수를 비교한 값(저전압 근사). 상부 질소 면밀도는 붕소 침투 차단의 대리 지표(산화막 원자 밀도 6.6 × 10²² cm⁻³ 기준). 해볼 것: 같은 15 %에서 DPN과 NO를 비교 — EOT 이득은 비슷하지만 계면 질소(이동도 손실)와 상부 질소(붕소 차단)가 정반대다.

핵심 정리

20 nm 이하 건식 산화는 마수드식 $dx/dt = B/(2x+A) + Ce^{-x/L}$ 로 계산한다. $x_i$ = 25 nm 딜-그로브는 두꺼운 막 전용이다.
산화막 전하 4종: $Q_f$ (계면 근처 고정, 고온·N₂ 어닐로 ↓), $Q_{it}$ (Pb, FGA로 ↓), $Q_m$ (Na⁺, 청정·HCl), $Q_{ot}$ (손상). C-V에서 $Q_f, Q_m$ 은 평행 이동, $D_{it}$ 는 늘어짐과 LF 혹.
FGA는 400–450 °C에서 Pb를 수소로 막는다(1.51 eV). 700 °C 이상 공정이 뒤따르면 탈수소화(2.83 eV)로 되살아나므로 FGA는 마지막에 한다.
편석 계수 $m$ 이 2.27보다 작으면(B) 고갈, 크면(P, As) 축적. 산화가 주입하는 격자간 Si는 OED와 OSF를 일으킨다.
LOCOS 새부리는 패드 산화막을 따라 옆으로 스미는 산화제가 만든다(패드↑ → 길어짐, 질화막↑ → 얇아짐). 모서리 얇아짐은 점성 응력이 원인이며 고온일수록 완화된다.
SiON은 EOT를 줄이고 붕소 침투를 막으며, 질소 위치(DPN 위쪽 vs NO 계면)가 이동도와의 균형을 정한다. ISSG·플라즈마 산화는 래디컬로 면방위·모서리·열 예산 문제를 줄인다.

확인 퀴즈

1. 3 nm 건식 게이트 산화의 두께를 예측할 때 딜-그로브 식( $x_i$ = 25 nm)을 쓰면 안 되는 이유는?

x_i

= 25 nm는 “이미 25 nm가 있다”고 시작하는 보정이다. 얇은 막에서는 마수드의

Ce^{-x/L}

항처럼 초기 급성장을 직접 모델링해야 한다.

2. MOS 커패시터에서 +BTS(게이트 +, 250 °C) 후 고주파 C-V 곡선이 음의 방향으로 크게 평행 이동했고, 모양은 그대로였다. 가장 유력한 원인은?

양이온이 계면 쪽으로 모이면

\gamma \to 1

이 되어

V_{FB}

가

-qQ_m/C_{ox}

만큼 음으로 이동한다. 계면 트랩이라면 곡선이 늘어지고 모양이 바뀐다.

3. 포밍 가스 어닐을 S/D 스파이크 어닐보다 앞에 하면 어떻게 되는가?

탈수소화의 활성화 에너지는 2.83 eV로, 1050 °C에서는 해리 시간 상수가 0.1 s 수준이다. 그래서 FGA는 고온 공정이 끝난 뒤에 한다.

4. p형(붕소) 기판을 습식 산화했더니 필드 영역의 문턱 전압이 낮아졌다. 원인은?

붕소는

m \approx 0.3

으로 산화막에 더 잘 녹아 Si 표면에서 고갈된다. 계면이 빨리 움직이는 습식·저온 산화에서 고갈이 크다. 그래서 LOCOS 시절에는 필드 아래에 채널 스톱 이온 주입을 했다.

5. LOCOS에서 새부리 길이를 늘리는 변화는?

산화제는 패드 산화막 쐐기를 따라 옆으로 확산하므로 통로가 두꺼울수록 멀리 간다(특성 길이

\sqrt{Ah/2}

). 질화막을 두껍게 하면 들림을 억누르는 응력이 커져 쐐기가 얇아진다. 패드 없이 질화막을 올리면 응력으로 Si에 결함이 생긴다.

6. STI 라이너 산화에서 트렌치 위 모서리가 얇아지는 문제를 줄이는 공정 조건은?

산화막 점성은 온도에 강하게 의존해(활성화 5–6 eV) 고온에서는 흐름이 쉬워 응력이 작다. 둥근 모서리(큰 반지름)도 도움이 된다. 그래서 고온 라이너 산화가 모서리 라운딩의 표준이다.

7. 같은 질소량이라면 NO 열질화보다 플라즈마 질화(DPN)가 게이트 SiON에 선호되는 이유는?

EOT 이득은 비슷하다. 차이는 질소의 위치다. DPN은 게이트 쪽에 질소를 두어 붕소 침투를 막고, 계면 질소에 의한 고정 전하·이동도 저하를 피한다.