Chapter 01

웨이퍼 없이 소자를 만든다

새 트랜지스터를 설계하는 사람은 늘 같은 질문을 받는다. "이 레시피로 만들면 문턱 전압이 얼마나 나오는가, 켜졌을 때 전류는, 꺼졌을 때 새는 전류는?" 웨이퍼를 실제로 굴려 답을 얻으려면 몇 주에서 몇 달이 걸리고, 조건 하나를 바꿀 때마다 그만큼을 다시 기다려야 한다. TCAD는 같은 질문에 방정식으로 답한다. 공정 레시피에서 도핑 분포를 계산하고, 그 구조를 격자로 나눠 반도체 방정식을 풀고, 전류-전압 곡선을 얻는다. 이 장은 그 흐름 전체를 한 바퀴 돌아 본다. 이 책의 모든 시뮬레이터는 그림을 흉내 내는 애니메이션이 아니라 브라우저 안에서 실제로 방정식을 푸는 작은 TCAD다.

TCAD는 무엇을 계산하는가

TCAD(Technology Computer-Aided Design)는 반도체 공정과 소자를 물리 방정식으로 계산하는 도구다. 회로를 그리는 EDA 도구가 트랜지스터를 "주어진 부품"으로 다룬다면, TCAD는 그 부품 자체를 만든다. 입력은 공정 레시피(어떤 이온을 몇 keV로 얼마나 주입하고, 몇 도에서 몇 초 어닐하는가)와 마스크 치수이고, 출력은 도핑 분포, 소자 단면, 그리고 전류-전압(I-V)·용량-전압(C-V) 특성이다.

계산은 여섯 단계로 흐른다. 페이지 맨 위의 띠가 이 단계들이다.

  1. 공정 모사(Process simulation): 이온 주입, 확산·어닐, 산화·증착·식각을 차례로 계산해 도핑 분포와 형상을 얻는다(6장, 7장, 8장).
  2. 구조·격자(Structure & mesh): 결과 구조를 유한한 점들로 나눈다. 어디를 촘촘히 하느냐가 정확도와 속도를 함께 정한다(4장).
  3. 물리 모델(Physics): 캐리어 통계, 이동도, 재결합, 충돌 이온화 같은 모델을 고른다(2장, 3장, 10장, 14장).
  4. 수치 해(Solve): 격자 위의 비선형 연립 방정식을 뉴턴 반복으로 푼다(5장, 15장).
  5. 소자 특성(Characterize): 바이어스를 쓸어 I-V·C-V를 얻고 문턱 전압, 문턱 아래 기울기, 켜짐/꺼짐 전류를 뽑는다(9장, 11장, 12장, 13장).
  6. 보정·활용(Calibrate & apply): 측정에 맞춰 모델을 보정하고, 민감도·변동성을 분석하고, 회로용 압축 모델로 넘긴다(16장, 17장).

말로 듣는 것보다 한 번 돌려 보는 편이 빠르다. 아래 시뮬레이터는 이 책의 타깃 트랜지스터 TN-45를 레시피 첫 줄부터 I-V 곡선까지 실제로 계산한다. 단계 슬라이더를 1에서 15까지 천천히 밀어 본다. 공정 단계마다 도핑이 어떻게 쌓이는지, 격자가 어떻게 놓이는지, 전위와 전자가 어떻게 풀리는지가 차례로 나타난다.

SIMULATOR

TN-45 한 바퀴: 레시피에서 Id-Vg까지

현재 단계—
이 단계의 산출물—
누적 계산 시간—
해볼 것: ① 1~12단계를 하나씩 넘기며 오른쪽 깊이 단면에서 붕소(빨강)와 비소(파랑)가 언제 들어오는지 본다. 할로 주입(8단계)은 게이트 밑으로 비스듬히 파고든다. ② 13단계에서 격자를 본다. 표면과 접합 근처가 촘촘하다. ③ 15단계에서 Id-Vg가 한 점씩 그려진다. 점 하나가 2차원 드리프트-확산 방정식의 해 하나다. (공정은 61 × 40 격자, 소자는 coarse 격자 29 × 26으로 빠르게 푼 결과다. 더 촘촘한 격자의 값과 차이는 4장에서 다룬다. 전자만 풀고 양자 보정은 넣지 않았다.)

열다섯 번 슬라이더를 미는 동안 컴퓨터가 한 일은 이렇다. 주입 다섯 번과 열처리 세 번을 2차원 확산 방정식으로 풀어 활성화된 도핑 \(N_D - N_A\)를 얻었다. 그 분포를 754개의 격자점에 옮겨 담고, 각 점에서 포아송 방정식과 전자 연속 방정식을 세워 뉴턴 반복으로 풀었다. 게이트 전압을 0.05 V씩 올리며 이 풀이를 스물한 번 반복한 것이 Id-Vg 곡선이다. 전부 합쳐 1초 남짓이다. 웨이퍼로는 같은 곡선을 얻는 데 몇 주가 걸린다.

왜 시뮬레이션하는가

이유는 크게 두 가지다. 첫째는 비용과 시간이다. 새 공정 조건을 확인하는 전통적인 방법은 분할 실험(Split lot)이다. 한 로트의 웨이퍼를 여러 갈래로 나눠 할로 도즈를 갈래마다 다르게 주고, 끝까지 가공한 뒤 전기 특성을 잰다. 전단 공정부터 전기 측정까지는 보통 수 주에서 두어 달이 걸리고(약 6~10주), 웨이퍼와 장비 시간이 든다. 갈래를 늘리면 비용이 늘고, 결과를 보고 조건을 다시 고르면 기다림이 한 번 더 붙는다.

아래 시뮬레이터에서 할로 도즈를 고르고 "가상 분할"을 눌러 본다. 브라우저가 공정 모사(2D 주입·어닐)와 2D 소자 풀이(Id-Vg 11점)를 실제로 돌려 문턱 전압을 찍는다. "웨이퍼 투입"은 같은 조건을 팹에 넣는다. 1초를 1주로 친 팹 시계가 돈다.

SIMULATOR

웨이퍼 분할 대 가상 분할: 할로 도즈 고르기

가상 분할 (회 · 계산 시간)—
웨이퍼 분할 (갈래 · 팹 시간)—
이 도즈의 Vt,sat—
Ion / Ioff—
해볼 것: ① 도즈를 2, 4, 8, 12, 16(×10¹³ cm⁻²)으로 바꿔 가며 가상 분할을 누른다. 문턱 전압 곡선이 수 초 만에 그려진다. ② 도즈를 0으로 두고 가상 분할을 누른다. 할로가 없으면 확장부가 깊어지고 문턱 전압이 무너져 0 V 근처에서도 꺼지지 않는다(문턱 붕괴). ③ 웨이퍼 투입을 몇 번 눌러 보고 팹 시계를 본다. 갈래를 여럿 넣어도 결과는 8주 뒤에 함께 나온다. (가상 분할은 61 × 40 공정 격자, coarse 소자 격자, Vd = 1 V. 웨이퍼 결과는 장난감이다: 같은 모델 값에 공정 산포 σ 약 15 mV를 더해 흉내 냈다.)

가상 분할 한 번은 약 1초, 웨이퍼 분할 한 번은 약 8주다. 이 차이 때문에 공정 개발은 "TCAD로 넓게 훑고, 웨이퍼로 좁게 확인한다"는 순서를 따른다. 할로 도즈를 0에서 16×10¹³ cm⁻²까지 훑으면 문턱 전압이 단조롭게 오르고 켜짐 전류는 내려간다. 이 맞바꿈 곡선 위에서 원하는 지점을 고른 뒤, 그 근처 두세 갈래만 웨이퍼로 확인하면 된다. 단, 이렇게 고른 값이 믿을 만하려면 모델이 실제 웨이퍼에 보정되어 있어야 한다. 이 이야기는 5절에서 이어진다.

둘째 이유는 보이지 않는 것을 보기 위해서다. 웨이퍼에서 잴 수 있는 것은 단자에 흐르는 전류와 단자 사이 용량 정도다. 채널 안의 전위가 어떻게 휘는지, 전자가 표면에서 얼마나 얇은 층으로 흐르는지, 드레인 끝 전계가 얼마나 높은지는 직접 잴 방법이 없다. TCAD는 이 값들을 모든 격자점에서 준다. 고장이 왜 거기서 나는지, 누설이 어디로 새는지를 설명할 때 TCAD 단면도가 쓰이는 이유다.

아래에서 보고 싶은 물리량을 고르고 게이트·드레인 전압을 움직여 본다. 전압을 바꾸면 엔진이 현재 해에서 출발해 새 바이어스까지 0.3 V 이하 간격으로 걸어가며 다시 푼다.

SIMULATOR

보이지 않는 것을 본다: TN-45 내부의 전위·전자·전계·전류

드레인 전류 Id—
실리콘 최대 |E|—
채널 중앙 표면 n—
풀이 상태—
해볼 것: ① n을 고르고 Vg를 0에서 1 V로 올린다. 채널 표면에 전자가 몇 자릿수씩 모이며 소스와 드레인이 이어진다. ② |E|를 고르고 Vd를 1.2 V까지 올린다. 최대 전계가 드레인 쪽 접합 근처에서 10⁶ V/cm 가까이 오른다(13장의 주제). ③ |Jn|에서 Vg = 0, Vd = 1 V로 둔다. 꺼진 상태의 누설 전류가 표면이 아니라 조금 더 깊은 곳으로 흐르는 것이 보인다. (점선은 금속학적 접합, 화살표는 전자 흐름. 해석식 도핑의 TN-45, coarse 격자, 전자만, 양자 보정 없음)

단자 전류 하나 뒤에 이만큼의 구조가 있다. 켜진 상태에서 전자는 표면 1 nm 안쪽의 얇은 층으로 흐르고, 드레인 쪽에서 채널을 벗어나 아래로 퍼진다. 꺼진 상태의 누설은 게이트가 잘 잡지 못하는 조금 깊은 곳을 지난다. 할로 주입이 왜 그 깊이를 겨냥하는지가 이 그림에서 보인다.

컴퓨터는 점 위에서 푼다

소자 모사가 푸는 방정식은 놀랄 만큼 적다. 정전기의 포아송 방정식(Poisson equation), 전자와 정공 각각의 연속 방정식(Continuity equation), 그리고 전류를 전계와 농도 기울기로 쓰는 드리프트-확산(Drift-diffusion) 식이다.

$$\nabla\cdot(\varepsilon\nabla\psi) = -q\,(p - n + N_D^+ - N_A^-)$$ $$\frac{\partial n}{\partial t} = \frac{1}{q}\nabla\cdot\mathbf J_n - R, \qquad \frac{\partial p}{\partial t} = -\frac{1}{q}\nabla\cdot\mathbf J_p - R$$ $$\mathbf J_n = q\mu_n n\,\mathbf E + qD_n\nabla n, \qquad \mathbf J_p = q\mu_p p\,\mathbf E - qD_p\nabla p$$
\(\psi\): 정전 전위, \(\varepsilon\): 유전율, \(n, p\): 전자·정공 농도, \(N_D^+, N_A^-\): 이온화된 도너·억셉터, \(R\): 순 재결합률, \(\mu\): 이동도, \(D = \mu kT/q\): 확산 계수, \(\mathbf E = -\nabla\psi\). 자세한 유도는 3장

문제는 이 식들이 연속 함수에 대한 미분 방정식이라는 점이다. 컴퓨터는 함수를 통째로 다루지 못한다. 그래서 영역을 유한한 점들로 나누고, 각 점의 값 \(\psi_i\)만 미지수로 삼는다. 1차원 포아송 방정식을 점 \(i\)에서 쓰면 이웃 두 점과의 차분이 된다.

$$\varepsilon\,\frac{\psi_{i+1}-\psi_i}{h_i} - \varepsilon\,\frac{\psi_i-\psi_{i-1}}{h_{i-1}} + q\,(p_i - n_i + N_i)\,\frac{h_i + h_{i-1}}{2} = 0, \qquad n_i = n_i^{\mathrm{int}} e^{\psi_i/V_T}$$
\(h_i\): 점 \(i\)와 \(i+1\) 사이 간격, \(N_i = N_D - N_A\). 평형에서 \(n\)과 \(p\)가 \(\psi\)의 지수 함수라서 식은 비선형이고, 뉴턴 반복으로 푼다(5장)

아래가 바로 그 계산이다. 왼쪽 p 영역과 오른쪽 n 영역으로 된 1D pn 접합에서, 도핑 손잡이를 끌거나 접합 위치를 옮기면 엔진이 그 자리에서 점들의 방정식을 뉴턴 반복으로 다시 푼다. 노드 수를 줄여 컴퓨터가 "아는" 점이 몇 개 안 될 때 무엇이 틀리는지 본다.

SIMULATOR

점 위에서 푸는 1D 포아송 방정식

도핑 손잡이와 접합 위치를 끈다
노드 간격—
뉴턴 반복—
ψ 차이 / 해석 Vbi—
최대 전계 (기준 대비)—
해볼 것: ① 노드를 120개로 두고 n쪽 도핑을 위아래로 끈다. 공핍층이 도핑이 낮은 쪽으로 넓어지는 것이 보인다. ② 노드를 6개까지 줄인다. 양 끝 전위차는 여전히 해석적 내부 전위 \(V_{bi}\)와 정확히 같지만, 최대 전계는 기준해보다 20% 넘게 작아진다. ③ 도핑을 둘 다 10¹⁹ cm⁻³ 근처로 올리면 공핍층이 수 nm로 얇아져 노드 24개로도 전계를 못 따라간다. (볼츠만 통계, 양 끝 오믹 경계, 균일 격자. 점선은 401개 노드로 푼 기준해)

양 끝 전위차가 노드 수와 무관하게 맞는 것은 그것이 경계 조건(오믹 접촉의 국소 중성)으로 정해지기 때문이다. 반면 전계는 이웃한 두 점의 기울기라서, 공핍층 안에 점이 두세 개뿐이면 꼭짓점을 놓친다. 이것이 4장의 출발점이다. 격자는 계산의 배경이 아니라 답의 일부다.

2차원도 원리는 같다. 다만 점 하나가 이웃 넷과 이어지고, 차분 대신 점을 둘러싼 작은 상자(제어 체적)의 경계를 지나는 전기 선속을 더한다. 이 박스 적분(Box integration, finite volume)에서 각 점이 만족해야 하는 식은 "상자로 들어오는 선속의 합 + 상자 안의 전하 = 0"이다.

$$\sum_{j\in\text{이웃}} \varepsilon_{ij}\,\frac{l_{ij}}{d_{ij}}\,(\psi_j - \psi_i) + q\,(p_i - n_i + N_i)\,A_i = 0$$
\(d_{ij}\): 두 점 사이 거리, \(l_{ij}\): 두 점을 잇는 변에 수직인 상자 경계의 길이, \(A_i\): 점 \(i\)의 상자 넓이. 재질이 다른 경계(실리콘/산화막)에서는 \(\varepsilon_{ij}\)가 경계 양쪽의 평균이다

아래 그림에서 TN-45 게이트 근처의 격자점 위에 마우스를 올리거나(휴대 기기에서는 끌어서) 점을 골라 본다. 그 점에 저장된 값과, 그 점의 상자에서 선속과 전하가 실제로 균형을 이루는지가 숫자로 나온다.

SIMULATOR

격자점 하나가 아는 것

격자점을 고른다
위치 · 종류—
Nd − Na—
ψ · |E|—
n · p—
선속 + 전하 (폭 1 µm당 e)—
해볼 것: ① 채널 표면 바로 아래 점을 고르고 평형과 켜짐을 바꿔 본다. n이 10억 배 이상 늘고 그만큼의 전하를 위쪽 산화막에서 들어오는 선속이 받아 준다. ② 공핍층 깊은 곳의 점을 고른다. 전하는 이온화된 억셉터(음)뿐이고 선속이 그것과 정확히 상쇄된다. ③ 맨 아래나 오른쪽 위 S/D 접촉 점을 고른다. 이 점들은 방정식을 풀지 않고 값이 고정된 경계 조건이다. (coarse 격자 29 × 26 = 754점, 색은 ψ, 흰 상자가 고른 점의 제어 체적. "선속 + 전하"는 박스 적분 식의 두 항을 폭 1 µm당 전하 개수로 바꾼 것)

평형 상태 채널 표면 근처의 한 점에서 상자로 들어오는 선속은 전하와 소수점 아래 열몇 자리까지 상쇄된다. 뉴턴 반복이 끝났다는 말은 754개 점 모두에서 이 균형이 맞는다는 뜻이다. 소자 모사의 해란 결국 이 균형을 동시에 만족하는 숫자 수천 개의 목록이다.

공정·소자·압축 모델·회로: 모사의 계층

TCAD는 반도체 설계에 쓰이는 시뮬레이션 사다리의 한가운데에 있다. 아래로는 원자 하나하나를 다루는 제1원리 계산과 분자 동역학이, 위로는 수십억 개의 트랜지스터를 다루는 회로 모사가 있다. 각 계단은 아래 계단의 결과를 요약한 모델을 입력으로 쓴다.

공정 모사 주입·확산·산화·식각 6~8장 소자 모사 포아송 + 드리프트-확산 9~15장 압축 모델 BSIM·가상 소스 등 16장 회로 모사 SPICE: 지연·전력 이 책 밖 도핑·형상 I-V·C-V 모델 카드 레시피·마스크 웨이퍼 측정: SIMS 프로파일, 단면 TEM, I-V·C-V 보정 추출 보정
그림 1. 시뮬레이션 계층과 보정 고리. 왼쪽에서 오른쪽으로 갈수록 다루는 대상은 커지고 물리는 요약된다. 각 계단의 모델은 측정에 보정되어야 다음 계단의 입력으로 믿을 수 있다.

계단마다 다루는 길이와 시간이 다르다. 원자 결합의 진동은 0.1 ps, 이온 하나가 멈추는 충돌 연쇄는 ps, 스파이크 어닐은 수 초, 웨이퍼 한 장이 팹을 지나는 데는 두어 달이 걸린다. 길이로는 0.1 nm부터 30 cm까지다. 한 가지 방법으로 이 범위를 다 덮을 수는 없다. 아래 지도에서 점을 끌어 다니며 어떤 길이·시간에 어떤 방법이 쓰이는지 본다.

SIMULATOR

길이와 시간의 사다리

점을 끌어 길이·시간을 고른다
길이 · 시간—
이 척도를 다루는 방법—
가까운 TN-45의 사건—
해볼 것: ① 점을 "전자가 채널을 지나는 시간"(45 nm, 약 0.5 ps)으로 옮긴다. 소자 모사와 몬테카를로·분자 동역학의 경계다. 이 짧은 시간 때문에 드리프트-확산이 놓치는 속도 과도가 생긴다(14장). ② "스파이크 어닐"(수 nm, 수 초)로 옮긴다. 연속체 공정 모사의 영역이다. ③ 오른쪽 위 끝으로 끌어 본다. 칩과 웨이퍼 척도에서는 압축 모델과 회로 모사만 남는다. (영역의 경계는 대략적인 관례다. 사건의 값은 TN-45 기준 어림값)

TCAD 소자 모사가 맡는 곳은 수 nm부터 수 µm, 정상 상태부터 ps 단위 과도까지다. 이보다 짧은 시간과 작은 길이의 물리는 모델의 계수로 요약되어 들어온다(이동도, 확산 계수, 이온화 계수). 이보다 큰 척도로는 결과를 압축 모델(Compact model)로 요약해 넘긴다. 압축 모델은 Id(Vg, Vd)를 해석식 몇 줄로 계산하는 함수다. 회로 모사가 트랜지스터 하나당 수천~수백만 번 부르기 때문에 빨라야 한다.

아래 시뮬레이터는 TN-45를 요약한 가상 소스형 압축 모델(엔진의 TC.mosCompact, 2D TN-45에 맞춘 것)로 인버터의 전달 특성을 푼다. 게이트 길이를 바꾸면 모델 카드가 다시 계산되고, Id-Vg와 인버터 곡선이 즉시 따라온다.

SIMULATOR

압축 모델에서 회로로: 게이트 길이와 인버터

Vt,sat (cc)—
Ion · Ioff—
인버터 문턱 VM · 최대 이득—
계산 시간 (Id 한 점)—
해볼 것: ① Lg를 45에서 120 nm로 늘린다. 켜짐 전류는 줄지만 인버터 곡선은 더 가팔라진다. ② Lg를 36 nm 아래로 줄인다. 문턱 전압이 무너지며 꺼짐 전류가 몇 자릿수 오르고, 인버터의 출력이 0 V까지 내려가지 못한다. ③ "Id 한 점" 시간을 2D 풀이(위 시뮬레이터에서 수십 ms)와 비교한다. 약 만 배 차이다. (pMOS는 nMOS 모델을 거울처럼 뒤집고 전류를 절반으로 둔 장난감이다. VDD = 1 V)

압축 모델의 한 점 계산은 수 µs, 2D 소자 풀이의 한 점은 수십 ms다. 만 배쯤 빠른 대신 압축 모델은 스스로 아무것도 예측하지 못한다. 매개변수를 측정이나 TCAD 결과에 맞춰야 한다. 엔진의 압축 모델도 2D TN-45의 Lg 30~200 nm 결과에 맞춘 보정 상수를 갖고 있다. TCAD는 아직 존재하지 않는 소자의 "측정값"을 미리 만들어 압축 모델을 준비하게 해 준다.

모델은 보정만큼만 정확하다

TCAD의 방정식은 물리 법칙이지만, 그 안의 계수(이동도, 포화 속도, 확산 계수, 재결합 수명)는 모델이다. 대부분 벌크 시편 측정에 맞춘 경험식이고, 실제 소자의 응력·계면 거칠기·양자 효과는 일부만 담긴다. 같은 구조, 같은 바이어스라도 어떤 모델을 켜느냐에 따라 답이 달라진다.

아래에서 TN-45의 켜짐 전류(Vg = Vd = 1 V)를 다섯 가지 이동도 모델로 계산한다. 엔진이 모델마다 2D 드리프트-확산을 다시 푼다. 오른쪽은 고른 모델에서 채널 표면을 따라간 전자 이동도다.

SIMULATOR

이동도 모델이 켜짐 전류를 정한다

이 모델의 Ion—
"전부" 대비—
채널 중앙 표면 μ—
해볼 것: ① "상수"(1417 cm²/V·s, 순수 실리콘 값)와 "전부"를 비교한다. 30배 넘게 다르다. ② "도핑"과 "+표면"을 비교한다. 표면 산란(로발디 모델)이 이동도를 한 번 더 깎는다. ③ "+포화"에서 드레인 쪽(오른쪽)으로 갈수록 이동도가 떨어지는 것을 본다. 전계가 높아 전자 속도가 포화 속도(약 1.07×10⁷ cm/s)에 묶이기 때문이다. (Caughey-Thomas 도핑, Lombardi 표면, Canali 속도 포화. coarse 격자. 모델 자체는 10장)

순수 실리콘의 이동도를 그대로 쓰면 켜짐 전류가 실제보다 수십 배 크다. 도핑, 표면, 속도 포화를 차례로 넣을 때마다 답이 한 자릿수 가까이 움직인다. 모델을 고르는 일이 계산 결과를 좌우한다는 뜻이다. 그런데 모델을 다 켜도 끝이 아니다. 표준 모델 그대로의 드리프트-확산 켜짐 전류(약 0.7 mA/µm)는 속도 과도와 응력 효과가 빠져 있어 실제 45 nm급 소자보다 낮다. 남은 차이는 보정(Calibration)으로 메운다.

보정은 모델의 손잡이를 측정에 맞게 돌리는 일이다. 아래에 이동도 배수와 포화 속도 배수, 두 손잡이가 있다. 목표는 가상의 측정값(Ion 0.92 mA/µm, Vd = 0.05 V의 선형 전류 0.205 mA/µm)이다. 먼저 Ion만 보고 맞춰 본 다음, 선형 전류도 함께 맞는지 본다.

SIMULATOR

보정 손잡이 두 개, 측정값 하나

Ion (목표 0.917)—
Idlin (목표 0.205)—
판정—
해볼 것: ① 이동도 배수 1.5, 포화 속도 배수 0.9로 둔다. 그다음 0.8과 1.4로 둔다. 두 조합 모두 Ion이 약 0.86으로 같지만 Idlin은 0.24와 0.14로 크게 다르다. ② "반응 지도 계산"을 누른다. 36개 조합을 2D로 풀어 Ion이 목표와 같은 선(초록)과 Idlin이 목표와 같은 선(주황)을 긋는다. 두 선이 만나는 한 점이 답이다. ③ 그 점으로 손잡이를 옮겨 둘 다 맞춘다. (목표값은 엔진에서 숨은 배수로 만든 가상의 측정이다. coarse 격자, Vg = 1 V)

측정값 하나에 손잡이가 둘이면 답은 한 점이 아니라 선이다. Ion만 맞춘 모델은 다른 바이어스에서 틀린다. 그래서 보정에는 손잡이 수 이상의 독립된 측정이 필요하고, 각 측정이 어느 손잡이에 민감한지를 알아야 한다. 선형 전류는 저전계 이동도에, 포화 전류는 포화 속도에 더 민감하다. 이 감각이 16장의 민감도 분석과 반응 표면이다.

보정되지 않은 TCAD는 경향만 말한다 보정 전의 TCAD는 "할로 도즈를 올리면 문턱 전압이 오른다"는 방향과 대략의 크기는 믿을 만하지만, "문턱 전압이 0.255 V다"라는 절댓값은 믿기 어렵다. 실무에서는 기준 공정의 웨이퍼 데이터(SIMS 도핑 프로파일, 단면 형상, I-V·C-V)에 공정 모델과 소자 모델을 차례로 맞춘 뒤, 그 근처에서 조건을 바꾼 예측을 한다. 기준에서 멀리 갈수록 예측의 신뢰도는 떨어진다.

짧은 역사와 도구들

TCAD는 1970년대 후반 대학 연구실의 1D·2D 프로그램에서 시작했다. 집적 회로가 작아지며 웨이퍼 실험만으로는 공정 개발 속도를 맞출 수 없게 되자, 공정과 소자를 계산하는 도구가 필요해졌다. 주요 이정표는 다음과 같다(연도는 대략이다).

시기도구내용
1970년대 후반~SUPREM스탠퍼드 대학의 공정 모사기. 1D 주입·확산·산화에서 시작해 SUPREM-IV에서 2D로 확장. 이후 상용 TSUPREM-4의 바탕이 되었다.
1980년경MINIMOS빈 공과대학(Selberherr 등)의 2D MOSFET 소자 모사기. 소자 모사의 수치 기법과 이동도 모델을 정리했다.
1980년대 중반PISCES스탠퍼드 대학의 범용 2D 소자 모사기. 여러 상용 소자 모사기의 뿌리가 되었다.
1980~1990년대TSUPREM-4·Medici, DIOS·DESSIS상용화. TMA(미국)의 공정·소자 도구와 ISE(스위스)의 도구가 널리 쓰였다.
2000년대~SentaurusSynopsys가 TMA 계열(Avant! 인수)과 ISE를 합쳐 정리한 상용 TCAD 묶음.
1980년대 중반~ATHENA·ATLAS → VictorySilvaco의 상용 공정·소자 모사기. 이후 Victory 계열로 이어졌다.
2000년대~nanoHUB 도구퍼듀 대학 중심의 온라인 시뮬레이션 플랫폼. 교육·연구용 소자·양자 수송 도구를 브라우저로 돌릴 수 있다.
2010년대~DEVSIM 등공개 소스 소자 모사기. 방정식을 스크립트로 직접 조립하는 방식이다.

도구는 달라도 속은 비슷하다. 공정 쪽은 주입 분포표와 몬테카를로, 점결함 매개 확산, 형상 진화를 풀고, 소자 쪽은 이 장에서 본 박스 적분 + 샤페터-거멜 전류 + 뉴턴 반복이 표준이다. 그래서 이 책은 특정 도구의 사용법 대신 그 공통 내부를 다룬다. 어떤 도구의 매뉴얼을 펼쳐도 "어떤 방정식을 어떤 모델과 격자로 푸는가"를 읽어 낼 수 있게 하는 것이 목표다.

이 책의 지도와 TN-45

이 책은 가상의 트랜지스터 하나를 끝까지 따라간다. 이름은 TN-45, 45 nm급 평면 벌크 n형 MOSFET이다. 실제 회사나 제품과는 무관하며, 공개 교과서의 대표값으로 만든 교육용 타깃이다.

항목TN-45
게이트 길이 Lg45 nm
게이트 스택SiO₂ 등가 두께(EOT) 1.2 nm, n⁺ 다결정 실리콘 게이트
스페이서질화막 25 nm (오프셋 스페이서 2 nm)
웰 · 문턱 조절B 50 keV 3×10¹³ cm⁻², BF₂ 10 keV 1×10¹³ cm⁻²
할로(포켓)BF₂ 15 keV 8×10¹³ cm⁻², 30° 기울여 양쪽에서
소스/드레인 확장부As 4 keV 1×10¹⁵ cm⁻² (얕은 접합)
깊은 소스/드레인As 40 keV 3×10¹⁵ cm⁻²
활성화스파이크 어닐 1050 °C (승온 150 °C/s, 냉각 75 °C/s)
전원 전압 VDD1.0 V

장마다 TN-45를 TCAD 흐름의 한 걸음씩 진전시킨다. 장 끝의 "타깃 파일"이 그 장에서 정한 것과 남은 문제를 적는다.

흐름 단계장TN-45에서 하는 일
물리 모델2 · 3채널·S/D의 페르미 준위와 캐리어, 채널 단면의 평형 포아송, 네 전극의 경계 조건
구조·격자 · 수치 해4 · 52D 격자를 어디서 촘촘히 하는가, 뉴턴 반복과 바이어스 램프
공정 모사6 · 7 · 8주입 프로파일, 스파이크 어닐 뒤 접합 깊이, 게이트 산화와 스페이서
소자 특성9 · 11 · 12 · 13드레인 접합 다이오드, 게이트 스택 C-V, Id-Vg·Id-Vd, 고전계
물리 모델(심화)10 · 14이동도 모델과 켜짐 전류, 드리프트-확산이 놓치는 것
수치 해(심화)15게이트 용량과 인버터 지연
보정·활용16 · 17측정에 맞추기, 민감도, 무작위 도펀트와 3D 소자
종합18레시피를 직접 짜서 목표 사양 맞추기

장의 순서가 흐름의 순서와 꼭 같지는 않다. 공정 모사를 먼저 하려면 확산 방정식을 푸는 수치 기법을, 소자를 풀려면 반도체 방정식을 먼저 알아야 하므로, 방정식과 수치 해(2~5장)를 앞에 두었다. 2~5장은 공정과 소자에 공통인 도구 상자다.

장을 마치기 전에 이 책 전체를 손에 쥐어 본다. 아래 시뮬레이터는 레시피 손잡이 세 개를 바꿔 공정 모사 → 2D 소자 풀이 → 특성 추출을 한 번에 돌린다. 18장 실험실의 축소판이다.

SIMULATOR

작은 TCAD: 레시피 → 도핑 → Id-Vg → 사양

확장부 xj · Leff—
Vt,lin · Vt,sat—
SS · DIBL—
Ion · Ioff—
진행 · 계산 시간—
해볼 것: ① 기본값으로 풀고 "비교용으로"를 누른 뒤, 스파이크 온도를 1100 °C로 올려 다시 푼다. 확장부가 약 48 nm로 깊어지고 유효 채널이 11 nm로 짧아져 문턱 전압이 무너진다. 50 °C 차이가 소자를 망가뜨린다. ② 1000 °C로 내린다. 접합이 얕아지고 유효 채널이 길어져 꺼짐 전류는 한 자릿수 넘게 줄지만, 켜짐 전류도 약 0.55 mA/µm로 준다. ③ Lg 35 nm, 할로 4로 두고 푼다. 꺼짐 전류가 µA/µm 수준으로 오르며 소자가 꺼지지 않는다. 할로를 16으로 올려 얼마나 되살아나는지 본다. (61 × 40 공정 격자, coarse 소자 격자, Vg 0~1 V 21점 × Vd 0.05·1 V. Vt는 정전류 2.22 µA/µm × 45/Lg. 파선은 비교용 결과)
TARGET TN-45타깃 파일 · 1장

웨이퍼 없이 첫 번째 답을 얻다

질문은 하나였다. 웨이퍼를 만들기 전에 TN-45의 문턱 전압과 켜짐/꺼짐 전류를 알 수 있는가. 이 장의 첫 시뮬레이터가 레시피 열두 단계를 공정 모사로 풀고, 그 도핑을 2D 소자에 넣어 Id-Vg를 계산했다. 거친 격자로 빠르게 얻은 첫 답은 이렇다: 확장부 접합 깊이 19.6 nm, 표면 유효 채널 길이 24.8 nm, 채널 표면 p 도핑 5.6×10¹⁸ cm⁻³, 포화 문턱 전압 Vt,sat 0.22 V, 켜짐 전류 Ion 0.80 mA/µm, 꺼짐 전류 Ioff 약 6 nA/µm(Vd = 1 V). 계산 시간은 합쳐서 1초 남짓이었다. 답은 "알 수 있다"이다. 다만 이 숫자들이 얼마나 맞는지는 아직 말할 수 없다.

이 장에서 정한 것TN-45의 레시피와 구조, 그리고 레시피 → 도핑 → 격자 → 해 → I-V로 가는 계산 사슬. 이 사슬은 1초 남짓에 돌고, 할로 도즈 같은 조건을 바꾼 가상 분할도 같은 속도로 된다.
아직 남은 문제격자는 coarse였고, 물리 모델은 기본값이었고, 어떤 측정에도 보정하지 않았다. 각 단계가 무엇을 가정했는지 모른 채 숫자만 얻은 셈이다.
다음 단계사슬의 맨 아래부터 다진다. 채널과 소스/드레인의 실리콘에서 페르미 준위와 캐리어 농도를 계산하는 법(2장).

핵심 정리

  1. TCAD는 공정 레시피와 마스크에서 출발해 도핑·형상을 계산하고(공정 모사), 그 구조에서 반도체 방정식을 풀어 I-V·C-V를 얻는다(소자 모사). 흐름은 공정 모사 → 구조·격자 → 물리 모델 → 수치 해 → 소자 특성 → 보정·활용이다.
  2. 시뮬레이션의 이유는 둘이다. 수 주~수 달 걸리는 웨이퍼 분할 실험을 초 단위의 가상 분할로 넓게 훑을 수 있고, 측정할 수 없는 소자 내부의 전위·캐리어·전계·전류 분포를 볼 수 있다.
  3. 소자 모사의 기본 방정식은 포아송 방정식, 전자·정공 연속 방정식, 드리프트-확산 전류식이다. 컴퓨터는 이를 격자점 위의 비선형 대수 방정식(1D 차분, 2D 박스 적분)으로 바꿔 뉴턴 반복으로 푼다.
  4. 격자는 답의 일부다. 경계 조건이 정하는 양(양 끝 전위차)은 격자에 둔감하지만, 기울기로 정해지는 양(전계)은 격자가 성기면 크게 틀린다.
  5. 시뮬레이션은 계층을 이룬다. 원자 척도의 계산이 모델 계수를 주고, TCAD가 소자를 풀고, 압축 모델이 그 결과를 µs 단위로 계산되는 식으로 요약해 회로 모사에 넘긴다.
  6. 모델은 보정만큼만 정확하다. 이동도 모델 선택만으로 켜짐 전류가 수십 배 달라지고, 손잡이 수보다 측정이 적으면 보정의 답이 하나로 정해지지 않는다.
  7. 이 책은 가상의 45 nm 평면 nMOS TN-45를 레시피에서 I-V까지 한 단계씩 계산하며, 각 단계의 가정과 한계를 확인해 나간다.

확인 퀴즈

새 할로 주입 조건을 평가하려 한다. TCAD 흐름에서 이 변경이 처음 반영되는 단계와, 그 영향이 소자 특성에 닿기까지 거치는 단계를 바르게 나열한 것은?

할로 도즈는 레시피의 한 줄이므로 공정 모사에서 도핑 분포를 바꾼다. 바뀐 도핑을 격자에 옮기고(필요하면 격자도 다시 다듬고), 모델을 붙여 방정식을 풀어야 문턱 전압과 전류가 나온다. 보정은 그 결과를 믿을 수 있게 만드는 별도의 고리다.

1D pn 접합을 노드 6개로 풀었더니 양 끝 전위차는 해석적 내부 전위와 정확히 같았지만 최대 전계는 기준해보다 크게 작았다. 가장 알맞은 설명은?

양 끝 전위는 오믹 접촉의 국소 중성 조건으로 고정되므로 차이는 언제나 \(V_T\ln(N_AN_D/n_i^2)\)다. 전계는 \((\psi_{i+1}-\psi_i)/h_i\)로 계산되므로 공핍층이 노드 간격보다 좁으면 최댓값이 평균되어 작게 나온다. 격자가 답의 일부인 이유다.

이동도 배수와 포화 속도 배수 두 손잡이로 TN-45를 보정한다. 측정된 Ion 하나에만 맞췄을 때 일어나는 일은?

미지수가 둘인데 식이 하나면 해는 곡선이다. 시뮬레이터에서 (1.5, 0.9)와 (0.8, 1.4)는 Ion이 거의 같았지만 Idlin은 0.24 대 0.14 mA/µm였다. 저전계 이동도에 민감한 선형 전류를 함께 맞춰야 한 점으로 정해진다.

회로 모사기가 TCAD 2D 소자 풀이 대신 압축 모델을 쓰는 가장 큰 이유는?

압축 모델은 소자 물리를 해석식 몇 줄로 요약한 것이라 빠르지만, 매개변수는 측정이나 TCAD 결과에 맞춰야 한다. 정확도의 원천은 오히려 TCAD와 측정 쪽에 있다.