Chapter 08

산화·증착·식각 형상

6장과 7장은 실리콘 안에서 도펀트가 어디에 놓이는지를 계산했다. 그런데 주입과 확산은 언제나 어떤 모양 위에서 일어난다. 게이트 산화막이 얼마나 두꺼운지, 게이트 옆벽에 스페이서가 얼마나 붙어 있는지, 소자 사이를 무엇으로 갈랐는지가 이온이 들어갈 창과 그림자를 정한다. 이 장은 공정 모사의 나머지 절반, 곧 형상을 다룬다. 산화막이 자라는 속도에서 시작해 움직이는 계면이 도펀트를 어떻게 재분배하는지, 증착과 식각이 단면을 어떻게 바꾸는지, 컴퓨터가 움직이는 표면을 어떻게 표현하는지를 차례로 직접 돌려 본다. 끝에서는 TN-45의 스페이서를 만들고, 그 폭이 소스/드레인을 어디에 놓는지 계산한다.

딜-그로브 모델의 선형 영역(B/A)과 포물선 영역(B)을 물리적으로 해석하고, 온도·분위기·결정 방향·압력이 두께를 어떻게 바꾸는지 계산한다.
수 nm 산화막에서 딜-그로브가 왜 틀리는지, 마수드 보정이 무엇을 더하는지 설명한다.
실리콘 소모 0.44와 편석 계수로 움직이는 계면에서 붕소 고갈과 인·비소 쌓임을 푼다.
LOCOS 새부리가 생기는 이유와 STI가 그것을 어떻게 없앴는지 단면으로 비교한다.
등각·방향성·등방 증착, 등방·이방성 식각, 선택비를 셀 모델로 돌려 보이드와 언더컷을 만든다.
표면 진화 방법(스트링, 셀, 레벨 셋)을 비교하고 레벨 셋 방정식을 직접 풀어 CFL 한계를 넘겨 본다.
등각 증착과 이방성 에치백으로 스페이서를 만들고, 스페이서 폭이 TN-45의 깊은 소스/드레인 위치와 접합을 어떻게 정하는지 계산한다.

열산화: 딜-그로브 모델

실리콘을 산소나 수증기 속에서 가열하면 표면에 SiO₂가 자란다. 중요한 사실은 산화가 산화막 위가 아니라 아래에서 일어난다는 점이다. 산화제(O₂ 또는 H₂O) 분자가 이미 있는 산화막을 뚫고 확산해 내려가 Si/SiO₂ 계면에서 실리콘과 반응한다. 그래서 계면은 실리콘 쪽으로 파고들고, 새 산화막은 아래에서 밀어 올린다.

딜(Deal)과 그로브(Grove)는 1965년 이 과정을 세 개의 직렬 플럭스로 정리했다. 기체에서 산화막 표면으로 오는 플럭스, 산화막을 가로지르는 확산 플럭스, 계면에서 반응으로 소모되는 플럭스다. 정상 상태에서 셋이 같다고 놓으면 두께 $x$가 시간 $t$의 이차식으로 나온다.

$$x^2 + A\,x = B\,(t+\tau), \qquad B = \frac{2DC^{*}}{N_1}, \qquad \frac{B}{A} \approx \frac{k_s C^{*}}{N_1}$$

$B$: 포물선 속도 상수(산화막 속 산화제 확산 $D$가 정한다), $B/A$: 선형 속도 상수(계면 반응 속도 $k_s$가 정한다), $C^{*}$: 산화막 속 산화제의 평형 농도(기체 분압에 비례, 헨리 법칙), $N_1$: 산화막 단위 부피에 들어간 산화제 분자 수(O₂ 2.2×10²² cm⁻³, H₂O 4.4×10²² cm⁻³), $\tau$: 초기 두께 $x_i$를 나타내는 시간 이동 $(x_i^2 + A x_i)/B$

두 극한이 이 모델의 전부다. 산화막이 얇을 때($x \ll A$)는 확산이 빨라 계면 반응이 병목이고 $x \approx (B/A)\,t$로 선형으로 자란다. 두꺼워지면($x \gg A$) 산화제가 막을 뚫고 오는 확산이 병목이 되어 $x \approx \sqrt{B t}$로 포물선처럼 느려진다. 두 직선이 만나는 곳이 $t \approx A^2/B$다. 로그-로그 축에서 기울기 1인 선이 기울기 1/2인 선으로 꺾이는 모습으로 보인다.

아래 시뮬레이터는 엔진의 TC.dealGrove로 두께 곡선을 그린다. 계수는 Plummer 교과서의 표(아래 표)를 그대로 쓴다. 온도와 분위기, 결정 방향을 바꾸고, 그래프 위 시간 손잡이를 좌우로 끌어 본다.

SIMULATOR

딜-그로브: 선형에서 포물선으로 꺾이는 두께 곡선

시간 손잡이를 좌우로 끈다

온도

B/A—

B—

A—

시간 / 두께—

소모된 Si—

영역—

해볼 것: ① 건식 1000 °C에서 손잡이를 1 h에 놓는다. 약 51 nm다(마수드 보정 포함, 순수 딜-그로브는 38.5 nm). ② 습식으로 바꾼다. 같은 1 h에 약 390 nm로 열 배 가까이 두껍다. H₂O의 고용도 $C^{*}$가 O₂보다 천 배 가까이 크기 때문이다. ③ (111)로 바꾸면 얇은 쪽(선형 영역)만 올라가고 두꺼운 쪽은 거의 그대로다. 결정 방향은 계면 반응 $k_s$만 바꾸고 막 속 확산 $B$는 바꾸지 않는다. (1 atm, 건식은 마수드 얇은 산화막 보정, 습식은 순수 딜-그로브. 오른쪽 단면은 손잡이 시각의 산화막을 원래 표면 기준으로 그린다)

점선 두 개가 두 극한이다. 실선은 짧은 시간에는 기울기 1인 선형 점선을, 긴 시간에는 기울기 1/2인 포물선 점선을 따른다. 건식 1000 °C에서 꺾이는 시간 $A^2/B$는 약 5 h이고, 습식은 수십 분이다. 그래서 게이트 산화막처럼 얇은 건식 산화는 거의 언제나 선형 영역(반응 지배)이고, 필드 산화막처럼 두꺼운 습식 산화는 포물선 영역(확산 지배)이다.

오른쪽 단면이 이 장 내내 쓰는 숫자 하나를 보여 준다. 산화막 두께 $x$를 만들려면 실리콘 $0.44\,x$가 소모된다. Si 원자 밀도(5.0×10²² cm⁻³)와 SiO₂ 분자 밀도(2.2×10²² cm⁻³)의 비다. 산화막의 44%는 원래 표면 아래에, 56%는 위에 있다. 부피가 2.2배로 부푸는 이 팽창이 2D에서는 응력과 새부리를 만든다.

분위기	B 앞 계수 C₁	E₁	B/A 앞 계수 C₂ (111)	E₂	1000 °C (100): A · B · B/A
건식 O₂	772 µm²/h	1.23 eV	6.23×10⁶ µm/h	2.0 eV	233 nm · 1.04×10⁴ nm²/h · 44.9 nm/h
습식 H₂O	386 µm²/h	0.78 eV	1.63×10⁸ µm/h	2.05 eV	424 nm · 3.15×10⁵ nm²/h · 745 nm/h

B의 활성화 에너지(건식 1.23 eV)는 산화막 속 O₂ 확산의 활성화 에너지와 비슷하고, B/A의 활성화 에너지(약 2 eV)는 Si–Si 결합을 끊는 에너지에 가깝다. (100) 면은 표면 결합 밀도가 낮아 B/A가 (111)의 1/1.68이다. 압력을 올리면 $C^{*}$가 분압에 비례해 커져 B와 B/A가 함께 커진다. 같은 두께를 낮은 온도에서 얻으려고 고압 산화를 쓰는 이유다. 엔진으로 건식 1000 °C 1 h를 10 atm에서 계산하면 순수 딜-그로브 기준 38.5 nm가 약 177 nm가 된다.

이 장은 TCAD 흐름의 어디인가 공정 모사 → 구조·격자 → 물리 모델 → 수치 해 → 소자 특성 → 보정 가운데 공정 모사의 마지막 장이다. 6장이 도펀트를 넣고 7장이 그것을 움직였다면, 이 장은 그 일이 일어나는 무대(산화막, 게이트, 스페이서, 소자 분리)를 만든다. 이 장 끝에서 만든 게이트 스택 단면과 도핑이 4장의 격자기로 넘어가 소자 시뮬레이션의 입력이 된다.

얇은 산화막: 딜-그로브가 틀리는 곳

딜-그로브 식을 $t = 0$, $x_i = 0$에서 출발시키면 처음 수십 nm의 건식 산화를 크게 과소 예측한다. 실제로 건식 산화는 처음 20~30 nm까지 선형 속도보다 훨씬 빨리 자란다. 딜과 그로브는 이것을 설명하지 않고 피했다. 건식 산화에는 $x_i$ = 25 nm에 해당하는 $\tau$를 넣어 "처음 25 nm는 이미 있었다"고 두는 관례다. 두꺼운 산화막에는 잘 맞지만, 게이트 산화막 1~2 nm를 계산하는 데는 쓸 수 없다.

마수드(Massoud)는 1985년 얇은 영역의 측정을 두께에 따라 지수적으로 사라지는 항 하나를 더해 맞췄다.

$$\frac{dx}{dt} = \frac{B}{2x + A} + C\,e^{-x/L}, \qquad C = C_0\, e^{-E_C/kT}, \quad L \approx 7\ \mathrm{nm}$$

첫 항이 딜-그로브 속도, 둘째 항이 얇은 영역의 증속이다. 엔진(TC.DG.massoud)은 (100) 건식에 $C_0$ = 3.6×10⁸ µm/h, $E_C$ = 2.28 eV, $L$ = 7 nm를 쓴다. 증속의 원인은 아직 논쟁 중이다(계면 근처의 응력, 산화제의 다른 수송 경로 등이 제안됐다).

아래 왼쪽은 처음 1시간의 두께, 오른쪽은 두께에 따른 성장 속도다. 오른쪽 그래프에서 두 곡선이 7 nm 규모에서 갈라지는 것을 확인하고, 목표 두께를 1.2 nm(TN-45의 EOT)로 두고 온도를 바꿔 본다.

SIMULATOR

얇은 영역: 마수드 대 순수 딜-그로브

온도 목표 두께

목표까지 (마수드)—

목표까지 (순수 DG)—

시간 비—

x = 0에서 속도 증가—

해볼 것: ① 800 °C, 목표 1.2 nm. 마수드는 약 9분, 순수 딜-그로브는 약 48분이다. 다섯 배 넘게 틀린다. ② 목표를 6 nm로 올린다. 차이는 줄지만 사라지지 않는다. 처음 몇 nm에서 번 시간을 끝까지 들고 가기 때문이다. ③ 온도를 1000 °C로 올린다. 1.2 nm에 수십 초면 충분하다. 너무 빨라 두께를 제어하기 어렵다. 그래서 얇은 게이트 산화는 낮은 온도·짧은 급속 열산화(RTO)로 한다. (건식 O₂ 1 atm, (100). 실제 45 nm급 게이트 유전막은 질소를 넣은 SiON이라 이 식보다 느리게 자란다)

성장 속도 그래프에서 마수드 항이 딜-그로브 속도 위에 얹힌 몫은 $x = 0$에서 수 배이고, 약 7 nm마다 $1/e$로 줄어 20~30 nm에서 사라진다. 딜-그로브의 "$x_i$ = 25 nm" 관례가 바로 이 구간을 통째로 건너뛰는 근사였다. TCAD 공정 시뮬레이터가 산화 모델을 고를 때 묻는 것도 이것이다. 두꺼운 필드 산화막이면 딜-그로브로 충분하고, 수 nm 게이트 산화막이면 얇은 영역 모델이 필요하다.

움직이는 계면과 편석

산화가 도펀트에게 중요한 이유는 계면이 움직이기 때문이다. 계면이 실리콘 속으로 파고들면 그 자리에 있던 도펀트는 산화막으로 들어가거나 실리콘 쪽에 남아야 한다. 어느 쪽을 좋아하는지는 편석 계수(Segregation coefficient)가 정한다.

$$m = \frac{C_\mathrm{Si}}{C_\mathrm{SiO_2}}\bigg|_\text{계면}, \qquad \frac{\partial C}{\partial t} = D\frac{\partial^2 C}{\partial x^2} + v\frac{\partial C}{\partial x}, \qquad D\frac{\partial C}{\partial x}\bigg|_0 = \Big(\frac{1}{m} - 0.44\Big)\frac{dx_\mathrm{ox}}{dt}\,C(0)$$

좌표 $x$는 움직이는 계면에서 잰 실리콘 쪽 깊이, $v = 0.44\,dx_\mathrm{ox}/dt$는 실리콘이 계면으로 다가오는 속도. 경계 조건은 계면에 도착하는 도펀트(소모된 실리콘이 가져온 $0.44\,\dot x_\mathrm{ox} C$)와 새 산화막이 가져가는 도펀트($\dot x_\mathrm{ox} C/m$)의 차이를 실리콘 쪽으로 돌려보내는 확산 플럭스다. 대표값 $m$: 붕소 약 0.3, 인·비소·안티모니 약 10 (TC.SEG)

$1/m > 0.44$이면 산화막이 소모된 실리콘보다 도펀트를 더 많이 가져가므로 실리콘 표면이 고갈된다. 붕소가 그렇다. $1/m < 0.44$이면 남은 도펀트가 계면 앞에 쌓인다(쌓임, pile-up). 인과 비소가 그렇다. 쌓이거나 고갈된 층의 두께는 확산 거리 $\sqrt{Dt}$가 정한다.

아래 시뮬레이터는 균일하게 도핑된(10¹⁷ cm⁻³) 실리콘을 1000 °C에서 산화시키며 위 방정식을 계면 좌표에서 직접 푼다(암시적 시간 적분, 2 nm 격자). 계면의 이동 속도는 TC.dealGrove에서, 확산 계수는 TC.diffCoef(진성)에서 가져온다. 왼쪽 음수 깊이가 산화막, 점선이 원래 실리콘 표면이다.

SIMULATOR

산화가 도펀트를 재분배한다: 붕소 고갈과 인 쌓임

산화 시간

산화막 두께—

계면 Si 농도 / 벌크—

계면 SiO₂ 농도—

√(Dt)—

도즈 보존 오차—

해볼 것: ① 붕소, 습식 1 h. 계면의 실리콘 쪽 농도가 벌크의 약 15%로 떨어지고, 산화막 쪽은 그 3.3배다(m = 0.3). ② 건식으로 바꾼다. 산화막이 51 nm로 얇아 계면이 덜 움직여 고갈이 약 37%에 그친다. ③ 인으로 바꾼다. 계면 앞에 약 3배 쌓인다. 비소는 확산이 느려 쌓인 층이 더 얇고 높다. (1000 °C, 진성 확산 계수, 산화 증속 확산(OED)과 산화막 속 확산은 넣지 않았다. 도즈 보존 오차는 실리콘+산화막의 총량을 처음 양과 비교한 것이다)

붕소 고갈은 실제로 문제를 만든다. LOCOS 필드 산화막 아래 p형 영역의 표면 농도가 떨어져 기생 트랜지스터의 문턱 전압이 낮아진다. 그래서 필드 아래에는 채널 저지 주입을 따로 넣었다. 반대로 인과 비소의 쌓임은 산화 뒤 표면 농도를 올린다. 어느 쪽이든 산화를 포함한 공정에서 표면 근처 도핑을 계산하려면 계면 이동과 편석을 함께 풀어야 한다. 1D 확산만 푸는 7장의 풀이기에 이 경계 조건과 이동 좌표를 더한 것이 공정 시뮬레이터의 산화 모듈이다.

엔진 메모 엔진의 TC.diffuse1d(…, {surface: "segregation"})는 위 경계 조건만 넣고 이동 좌표의 대류항 $v\,\partial C/\partial x$를 뺀 근사다. 붕소처럼 고갈되는 경우는 비슷하게 맞지만, 쌓이는 종에서 확산이 느리면(습식 1000 °C 1 h의 비소) 표면 농도가 비물리적으로 커진다. 이 절의 시뮬레이터는 대류항을 넣은 작은 풀이기를 페이지에 따로 두어 도즈 보존을 확인한다.

소자 분리: LOCOS 새부리와 STI

산화를 국소적으로 막는 가장 오래된 방법은 질화막이다. 질화막은 산화제를 거의 통과시키지 않는다. 소자가 들어갈 자리(활성 영역)를 얇은 패드 산화막 + 질화막으로 덮고 나머지를 두껍게 산화하면 소자 사이에 두꺼운 필드 산화막이 생긴다. 이것이 LOCOS(Local oxidation of silicon)다.

문제는 마스크 가장자리다. 산화제는 패드 산화막을 따라 옆으로 확산해 질화막 밑으로 파고들고, 거기서 자란 산화막이 질화막 끝을 들어 올린다. 단면에서 새의 부리처럼 보여 새부리(Bird's beak)라 부른다. 새부리만큼 활성 영역이 줄어든다. 패드 산화막이 두꺼울수록 옆길이 넓어 부리가 길어지고, 질화막이 두꺼울수록 단단히 눌러 짧아진다.

아래 단면의 LOCOS는 엔진의 장난감 해석식(TC.locos, 필드 산화막 500 nm)이다. 패드와 질화막 두께를 바꾼 뒤, STI로 바꿔 같은 소자 분리를 셀 모델 공정(식각 → 라이너 → 산화막 채움 → CMP → 질화막 제거)으로 만든 단면과 비교한다.

SIMULATOR

LOCOS 새부리 대 STI

패드 산화막 질화막

새부리 길이—

마스크 끝 산화막—

필드 아래로 판 깊이—

활성 폭 손실(양쪽)—

해볼 것: ① 기본값(패드 20 nm, 질화막 150 nm)에서 새부리는 약 0.31 µm다. 마스크 끝에서 산화막이 이미 필드의 약 74% 두께다. ② 패드를 5 nm로 줄이고 질화막을 300 nm로 늘린다. 부리가 짧아지지만 0이 되지는 않는다. 패드를 너무 얇게 하면 질화막 응력이 실리콘에 결함을 만든다(이 모형에는 없다). ③ STI로 바꾼다. 트렌치 벽이 수직이고 새부리가 없다. 대신 식각·채움·CMP라는 형상 공정 세 단계가 들어온다. (LOCOS는 오차 함수 모양의 장난감 해석식이다. 실제 2D 산화 모사는 아래 상자 참조)

LOCOS의 새부리는 0.5 µm 세대까지는 감당할 만했다. 그러나 활성 영역 폭이 0.3 µm 아래로 내려가자 양쪽 새부리가 폭의 대부분을 먹었고, 0.25 µm 세대부터 STI(Shallow trench isolation)가 표준이 되었다. STI는 실리콘을 수직으로 파서 산화막으로 채운 뒤 CMP로 평탄화한다. 소자 분리가 "산화" 문제에서 "식각·증착·연마" 문제로 바뀐 것이고, 그래서 이 장의 나머지는 형상 공정을 다룬다.

2D 산화는 응력·유동 문제다 평면 산화는 1D 딜-그로브로 충분하지만 모서리가 있으면 다르다. 새 산화막은 부피가 2.2배로 부풀어 이미 있는 산화막을 밀어낸다. 1000 °C 근처의 SiO₂는 아주 끈적한 유체(점도 10¹³~10¹⁵ Pa·s 규모)처럼 흐르므로, 공정 시뮬레이터는 산화제 확산(포아송형 방정식)과 산화막의 점성 유동(스토크스 방정식)을 움직이는 격자 위에서 함께 푼다. 게다가 응력이 반응 속도 $k_s$, 산화제 확산 계수, 점도를 바꾼다. 볼록한 실리콘 모서리에서 산화막이 얇아지고(카오(Kao)의 실험), 트렌치 위 모서리가 둥글어지는 것이 이 결합의 결과다. 위 LOCOS 해석식은 이런 계산의 결과 모양만 흉내 낸 것이다.

증착: 등각·방향성·등방

증착된 막이 단면에서 어떤 모양이 되는지는 표면의 각 점에 입자가 어떻게 도착하고, 도착한 입자가 붙는지에 달렸다. 세 가지 이상적인 극단을 생각할 수 있다.

등각(Conformal): 모든 표면이 같은 속도로 법선 방향으로 자란다. 반응 지배 LPCVD나 ALD처럼 전구체가 표면에 붙을 확률(부착 계수)이 아주 작아 트렌치 속까지 고르게 들어가는 경우다.
방향성(Directional): 입자가 위에서 수직으로만 온다. 콜리메이터를 단 스퍼터링이나 증발처럼 위를 향한 면에만 쌓이고 옆벽에는 거의 안 쌓인다.
등방 플럭스(Isotropic flux): 입자가 위쪽 반구의 모든 방향에서 오고 닿는 즉시 붙는다. 표면의 각 점은 자기가 "볼 수 있는 하늘"(시야각)만큼 받는다. 트렌치 입구 모서리는 하늘을 많이 보고 바닥은 적게 본다. 그래서 입구에 오버행이 생기고, 입구가 먼저 닫히면 안쪽에 보이드가 갇힌다.

$$\begin{aligned} v_n &= \text{const} && \text{(등각)} \ v_n &= F_0\, \max(0, \hat n\cdot\hat z) && \text{(방향성)} \ v_n &= F_0 \int_{\text{보이는 하늘}} \cos\theta\, d\theta \Big/ \!\int_{\text{반구}} \cos\theta\, d\theta && \text{(등방)} \end{aligned}$$

$v_n$: 표면의 법선 방향 성장 속도, $\hat z$: 위쪽 방향. 실제 공정은 셋의 혼합이고, 부착 계수가 작을수록 재방출된 입자가 다른 곳에 붙어 등각 쪽으로 간다. 이 비율을 단차 피복(Step coverage) = 옆벽 두께/위 두께로 잰다

아래는 엔진의 셀 모델(TC.topo, 2 nm 셀)로 폭 30 nm 트렌치에 산화막을 증착한다. 등각·방향성은 층마다 색을 번갈아 칠해 성장의 "나이테"를 보인다(등방은 시야 누적이 끊기지 않도록 한 번에 증착한다). 종횡비와 두께를 키워 보이드를 만들어 본다.

SIMULATOR

트렌치 증착: 단차 피복과 보이드

종횡비 증착 두께

위 / 옆벽 / 바닥—

단차 피복—

보이드 면적—

상태—

해볼 것: ① 등방, 종횡비 3, 두께 12 nm. 입구 모서리가 바닥보다 두껍다(오버행). ② 두께를 16 nm 이상으로 올린다. 폭의 절반을 넘는 순간 입구가 닫히고 빨간 보이드가 갇힌다. 종횡비 4에서 30 nm면 보이드가 약 3300 nm²다. ③ 등각으로 바꾼다. 같은 조건에서 옆벽이 위와 같은 두께로 자라 가운데 이음매만 남고 보이드는 없다. 방향성은 옆벽이 비고 바닥과 위만 쌓인다. (셀 크기 2 nm, 등방은 위쪽 반구 25방향의 시야 계산, 부착 계수 1, 재방출 없음)

등방 플럭스에서 바닥이 받는 몫은 트렌치 입구가 바닥에서 차지하는 각도에 비례해 종횡비가 커질수록 줄어든다. 입구 모서리는 하늘의 절반 이상을 보므로 거기가 가장 빨리 자란다. 입구가 닫히면 안쪽에는 더 이상 아무것도 들어가지 않는다. 이것이 갭 채움(Gap fill)이 어려운 이유이고, STI 채움에 HDP-CVD(증착하면서 동시에 입구를 스퍼터로 깎는다)나 유동성 CVD가 쓰이는 이유다.

식각: 등방·이방성과 선택비

식각은 증착의 거울이다. 표면이 재질마다 정해진 속도로 안쪽으로 물러난다. 습식 식각(예: HF로 산화막)은 화학 반응만으로 진행해 모든 방향으로 같은 속도로 깎는 등방 식각이다. 마스크 가장자리 밑으로도 깎여 들어가는 언더컷이 식각 깊이만큼 생긴다. 반응성 이온 식각(RIE)은 수직으로 가속된 이온이 바닥만 활성화하고 옆벽은 부산물 막으로 보호해 이방성에 가깝게 깎는다.

$$A_f = 1 - \frac{r_\text{옆}}{r_\text{수직}}, \qquad S = \frac{r_\text{막}}{r_\text{마스크}}$$

$A_f$: 이방성(등방 0, 완전 이방성 1), $S$: 선택비. 마스크(감광막 30 nm)는 막 두께 $d$를 깎는 동안 $d/S$만큼 깎인다

아래는 실리콘 위 감광막 마스크에 창을 내고 식각한다. 마스크의 오른쪽 끝 손잡이를 끌어 창의 폭을 바꾸고, 선택비를 낮춰 마스크가 버티지 못하는 경우를 만들어 본다.

SIMULATOR

등방 대 이방성 식각, 선택비

마스크 끝 손잡이를 끈다

선택비 Si:감광막 식각량

창 폭—

식각 깊이—

언더컷—

남은 마스크—

상태—

해볼 것: ① 등방으로 40 nm 깎는다. 언더컷이 깊이와 거의 같고, 창 바닥이 둥글다. ② 이방성으로 바꾼다. 벽이 수직이고 언더컷이 0이다. ③ 이방성에서 선택비를 1로 내린다. 마스크 30 nm가 다 깎이고 마스크 밑 실리콘까지 내려간다. 패턴이 사라진다. ④ 창을 20 nm로 좁히고 등방 식각을 해 본다. 양쪽 언더컷이 만나 마스크가 공중에 뜬다. (셀 1 nm. 이방성은 완전 수직 이온, 옆 식각 0. 실제 RIE의 미세 부하·종횡비 의존 식각은 없다)

등방 식각의 언더컷은 깊이와 같다(엔진 검증: 20 nm 식각에 19 nm). 패턴 폭이 식각 깊이와 비슷해지면 등방 식각은 쓸 수 없고, 그래서 미세 패턴은 모두 이방성 건식 식각으로 한다. 이방성 식각에서는 선택비가 패턴을 지킨다. 마스크가 막보다 $S$배 느리게 깎여야 막을 다 뚫을 때까지 버틴다. 반대로 식각이 멈춰야 할 아래층과의 선택비는 과식각에서 아래층을 얼마나 잃는지를 정한다. 이 숫자가 뒤의 스페이서 에치백에서 다시 나온다.

움직이는 표면을 컴퓨터에 담는 법

지금까지 쓴 셀 모델은 표면 진화를 표현하는 세 방법 가운데 하나다. 형상 시뮬레이터가 풀어야 할 문제는 언제나 같다. 표면의 각 점이 법선 방향으로 속도 $F$(증착이면 바깥, 식각이면 안쪽)로 움직일 때, 시간이 지난 뒤의 표면 모양은 무엇인가. 어려운 점은 표면이 갈라지거나 합쳐지는 위상 변화(보이드가 갇힌다, 두 언더컷이 만난다)와, 모서리에서 생기는 뾰족한 점이다.

표면 진화의 세 가지 표현. 스트링 방법은 표면 위 점들을 직접 옮긴다. 셀 방법은 칸마다 재질을 기록한다. 레벨 셋 방법은 공간 전체에 표면까지의 부호 있는 거리 φ를 저장하고, 표면을 φ = 0인 등고선으로 읽는다. 점선은 φ의 다른 등고선이다.

초기 공정 시뮬레이터(SAMPLE 등)는 스트링 방법을 썼다. 정확하지만 오목한 모서리에서 선분이 서로 엇갈려 고리(제비 꼬리)를 만들고, 두 표면이 만나면 그것을 찾아 잘라 붙이는 처리가 필요하다. 셀 방법은 그런 처리가 필요 없지만 표면이 칸 크기만큼 울퉁불퉁하다. 오셔(Osher)와 세시안(Sethian)이 1988년 제안한 레벨 셋 방법은 표면을 한 차원 높은 함수의 등고선으로 바꿔 두 장점을 합쳤다. 현재 상용 공정 시뮬레이터의 형상 엔진은 대부분 레벨 셋 계열이다.

$$\frac{\partial \phi}{\partial t} + F\,|\nabla\phi| = 0, \qquad \Gamma(t) = \{\,\mathbf{x} : \phi(\mathbf{x}, t) = 0\,\}, \qquad \Delta t \le \mathrm{CFL}\cdot\frac{\Delta x}{\max|F|}$$

$\phi$: 표면까지의 부호 있는 거리(여기서는 기체 쪽 음수, 고체 쪽 양수), $F$: 법선 속도(식각이면 고체 쪽으로 $+$). 공간 미분은 바람 위쪽 차분(고두노프), 시간은 앞쪽 오일러. 2D에서 안정 한계는 CFL ≈ 1/√2 정도다

아래는 이 식을 101×81 격자(2 nm)에서 그 자리에서 푸는 풀이기다. 색은 φ(nm), 굵은 선이 표면(φ = 0), 가는 점선은 지나온 표면이다. 모드마다 속도 함수 $F$만 다르고 나머지 코드는 같다. 이것이 레벨 셋의 요점이다. 형상은 φ가 들고, 물리는 F가 들고 있다.

SIMULATOR

레벨 셋 풀이기: φ를 움직여 표면을 옮긴다

CFL 수 재초기화(φ를 다시 거리로)

단계 / 시간—

Δt—

표면 근처 |∇φ|—

상태—

해볼 것: ① 등방 식각을 실행한다. 표면이 마스크 밑으로 둥글게 파고든다(언더컷). 마스크도 느리게(선택비 10) 깎인다. ② 방향성 식각은 $F$에 $\max(0, n_y)$를 곱한 것뿐인데 수직 벽이 나온다. ③ 등각 증착은 입구가 좁고 바닥이 넓은 트렌치에서 시작한다. 입구가 먼저 닫혀 보이드가 갇히는 위상 변화를 φ가 아무 처리 없이 해낸다. 갇힌 기체에서는 $F$ = 0으로 둔다(입자가 못 들어간다). ④ CFL을 1.2 이상으로 올리고 실행한다. 표면에 톱니가 생기고 φ가 폭주한다. ⑤ 재초기화를 끄고 실행한다. |∇φ|가 1에서 벗어나 거리 함수가 망가진다. (2 nm 격자, 1차 고두노프 + 앞쪽 오일러, 재초기화는 10단계마다 0 등고선까지의 거리를 다시 잰다)

CFL 한계는 5장의 뉴턴 발산과 같은 성격의 교훈이다. 표면이 한 단계에 한 격자보다 많이 움직이면 바람 위쪽 차분이 정보를 엉뚱한 칸에서 가져와 오차가 증폭된다. 셀 모델인 엔진의 TC.topo는 시간 단계 대신 표면에서의 거리를 다익스트라 방식으로 한 번에 재서(빠른 행진법과 같은 생각) 이 한계를 피한다. 대신 시야 계산이 필요한 등방 증착은 작은 단계로 나눠 반복한다.

스페이서: 등각 증착 + 이방성 에치백

이제 앞의 두 공정을 이어 붙이면 MOSFET의 핵심 구조 하나가 나온다. 게이트를 패터닝한 뒤 질화막을 등각으로 덮으면 게이트 옆벽에도 같은 두께가 붙는다. 이것을 이방성으로 증착 두께만큼 깎으면 평평한 곳의 막은 사라지고, 옆벽에 붙은 막은 수직 두께가 커서 남는다. 마스크 없이 게이트에 스스로 맞춰지는(자기 정렬) 구조물이다. 이것이 스페이서(Spacer)다.

스페이서의 바닥 폭은 증착 두께와 같다. 사진 공정의 정렬 오차 없이 증착 두께(수 Å 정밀도)로 치수가 정해진다는 것이 핵심이다. 에치백에서는 평평한 곳의 잔막을 확실히 없애려고 조금 더 깎는다(과식각). 과식각은 스페이서 꼭대기를 낮추고, 아래 실리콘의 선택비만큼 실리콘을 판다.

SIMULATOR

스페이서 만들기: 증착 두께와 과식각

질화막 두께 과식각

바닥 폭—

높이 절반에서 폭—

스페이서 높이—

S/D 실리콘 손실—

해볼 것: ① 질화막 25 nm, 과식각 10%. 바닥 폭이 25 nm로 증착 두께와 같고 위로 갈수록 좁아진다. 오른쪽 그래프가 높이별 폭이다. ② 질화막 두께를 바꾼다. 바닥 폭이 두께를 그대로 따라간다. ③ 과식각을 100% 이상으로 올린다. 스페이서가 키를 잃고, 150%면 바닥 폭까지 줄어든다. 평평한 곳의 실리콘도 조금 깎인다. (게이트 45 nm × 50 nm, 게이트 산화막 1.2 nm, 셀 1 nm. 에치백 속도 질화막 1 : 산화막 0.05 : 실리콘 0.02, 완전 수직 이온. TC.spacerFlow)

스페이서 모양이 D자인 것은 등각 증착이 게이트 위 모서리를 둥글게 덮었기 때문이다. 이방성 에치백은 그 둥근 모서리를 수직으로 그대로 내려 옮긴다. 그래서 스페이서의 폭은 높이마다 다르다. 이온 주입에서 실제로 마스크 역할을 하는 것은 이온이 뚫지 못할 만큼 두꺼운 부분이고, 아주 얇은 발끝은 고에너지 이온에게 반투명하다. 이 장의 TN-45 계산은 스페이서를 바닥 폭의 수직 벽으로 단순화한다(TC.tn45Process의 차단물).

TN-45 게이트 스택과 스페이서

이제 TN-45의 형상 공정을 순서대로 놓는다. 웰 주입·어닐 뒤 게이트 산화(1.2 nm), 게이트 다결정 실리콘 패터닝(Lg 45 nm, 높이 50 nm), 얇은 오프셋 스페이서(2 nm), 할로·확장부 주입, 질화막 스페이서(등각 증착 + 에치백), 깊은 S/D 주입, 스파이크 어닐이다. 오프셋 스페이서는 할로와 확장부의 시작점을, 질화막 스페이서는 깊은 S/D의 시작점을 게이트 끝에서 각각 그만큼 밀어낸다. 형상이 도핑의 기준선이 되는 것이다.

아래 시뮬레이터는 두 단계로 돈다. 먼저 TC.spacerFlow로 (게이트 + 오프셋) 위에 질화막을 등각 증착하고 에치백해 바닥 폭을 얻는다. 그 폭(오프셋 포함)을 TC.tn45Process의 스페이서로 넘겨 주입·어닐 전체를 2D로 다시 계산한다(빠르게 돌리려고 81×40 격자). "폭 스윕"은 질화막 두께를 바꿔 가며 같은 계산을 프레임마다 하나씩 쌓는다.

SIMULATOR

TN-45: 스페이서 폭이 소스/드레인의 자리를 정한다

질화막 두께 오프셋 스페이서 에치백 과식각

스페이서 폭(게이트 끝부터)—

확장부 xj (게이트 끝 + 2 nm)—

S/D 측면 접합(깊이 40 nm)—

Leff—

스페이서 밑 확장부 저항—

상태—

해볼 것: ① 기본값(오프셋 2 + 질화막 23 = 25 nm)에서 "공정 돌리기". 확장부 접합이 약 19 nm로 얕고, 깊은 S/D는 게이트 끝에서 수십 nm 밖에서 내려간다. ② 질화막을 15 nm로 줄인다. 깊은 S/D의 측면 꼬리가 게이트 끝까지 와서 확장부 접합이 50 nm 넘게 깊어진다. 얕은 접합이 사라진다. ③ "폭 스윕"을 누른다. 약 20 nm 근처에서 접합 깊이가 계단처럼 뛴다. 넓히면 접합은 얕지만 스페이서 밑 확장부 저항이 늘어난다. ④ 오프셋을 0과 6으로 바꾼다. 확장부와 할로가 게이트 쪽으로 밀리거나 물러나 Leff가 바뀐다. ⑤ 단계 버튼으로 산화 → 확장부 → S/D → 스파이크를 거슬러 본다. (TN-45 레시피, 81×40 격자. 스페이서는 바닥 폭의 수직 차단물로 단순화. 저항은 폭 1 µm당 Rsh × 스페이서 폭, 한쪽)

스윕이 이 장의 결론을 그래프 하나로 보여 준다. 스페이서가 약 20 nm보다 좁으면 깊은 S/D 주입(As 40 keV, Rp 27 nm)의 측면 산포와 스파이크 어닐의 확산이 합쳐져 S/D 꼬리가 게이트 끝 아래까지 온다. 그러면 확장부를 얕게 만든 모든 노력(저에너지 As 4 keV, 할로)이 무의미해진다. 반대로 스페이서가 넓으면 고저항인 얕은 확장부가 길어져 직렬 저항이 커진다. 스페이서 폭은 단채널 효과와 직렬 저항 사이의 줄다리기이고, 그 값은 사진 공정이 아니라 증착 두께가 정한다.

계산이 끝난 단면(게이트 산화막, 다결정 게이트, 스페이서, 실리콘)과 도핑은 그대로 다음 단계의 입력이 된다. 4장의 격자기는 게이트 끝과 스페이서 끝을 반드시 격자선으로 두고(TC.tn45Mesh), 공정 결과의 도핑을 TC.tn45Device({doping: R.dopingFn, total: R.totalFn})로 읽어 들인다. 공정 모사와 소자 모사가 이렇게 형상과 도핑 두 가지를 주고받는다.

TARGET TN-45타깃 파일 · 8장

게이트를 산화하고 스페이서를 세우다

게이트 산화. 목표 1.2 nm를 800 °C 건식 산화로 얻는 시간을 엔진으로 계산하면 마수드 모델로 약 9.0분, 순수 딜-그로브로는 약 48분이다. 얇은 영역 보정 없이는 다섯 배 넘게 틀린다. 레시피(TC.TN45_RECIPE의 gox)는 두께를 1.2 nm로 지정하고 800 °C 30 s의 열 예산만 확산에 넣는다. 실제 45 nm급 게이트 유전막은 급속 열산화 뒤 질화한 SiON이다.

스페이서. TC.spacerFlow로 질화막 25 nm를 등각 증착하고 10% 과식각하면 바닥 폭 25 nm, 높이 약 49 nm, 바닥에서 45 nm 위에서는 폭 약 12 nm인 D자 스페이서가 남는다. 이 폭(게이트 끝부터 25 nm)으로 TC.tn45Process(기본 격자)를 돌리면 확장부 접합 18.9 nm, 깊은 S/D 접합 76 nm, Leff 24.7 nm다. 스페이서를 20 nm로 줄이면 확장부 접합이 55 nm, 15 nm면 62 nm, 10 nm면 68 nm로 뛴다. 30 nm로 넓히면 18.4 nm로 거의 그대로이고, 대신 스페이서 밑 확장부 면저항 구간이 길어진다. 오프셋 스페이서는 Leff를 정한다. 0 nm면 Leff 20.8 nm, 5 nm면 30.6 nm다.

이 장에서 정한 것게이트 산화막 1.2 nm, 오프셋 2 nm + 질화막 스페이서(게이트 끝부터 25 nm). 스페이서가 약 20 nm보다 좁으면 깊은 S/D가 확장부를 삼킨다. 25 nm는 그 벼랑에서 5 nm 떨어진 자리다.

아직 남은 문제이 도핑과 형상이 전기적으로 어떤 접합을 만드는가. 드레인-웰 접합의 내부 전위, 공핍 폭, 누설과 용량은 아직 모른다.

다음 단계공정 모사를 마치고 첫 소자 시뮬레이션으로 넘어간다. 드레인-웰 접합을 다이오드로 푼다(9장).

핵심 정리

딜-그로브 모델은 $x^2 + Ax = B(t+\tau)$다. 얇을 때는 계면 반응이 지배하는 선형 영역 $x \approx (B/A)t$, 두꺼울 때는 막 속 확산이 지배하는 포물선 영역 $x \approx \sqrt{Bt}$이고, $t \approx A^2/B$에서 꺾인다.
습식 산화는 H₂O의 높은 고용도 때문에 건식보다 열 배 가까이 빠르다. 결정 방향은 B/A만, 압력은 B와 B/A를 함께 바꾼다. 산화막 두께 $x$마다 실리콘 $0.44x$가 소모된다.
수십 nm 이하의 건식 산화는 딜-그로브보다 훨씬 빠르다. 마수드 보정 $C e^{-x/L}$(L ≈ 7 nm) 없이는 1.2 nm 게이트 산화 시간을 다섯 배 넘게 틀린다.
움직이는 Si/SiO₂ 계면에서 편석 계수 $m$과 소모 비 0.44가 도펀트를 재분배한다. $1/m > 0.44$인 붕소는 표면이 고갈되고, $m$ ≈ 10인 인·비소는 계면 앞에 쌓인다. 층의 두께는 $\sqrt{Dt}$가 정한다.
LOCOS는 패드 산화막을 따라 옆으로 들어간 산화로 새부리를 만들어 활성 폭을 잃는다. STI는 수직 트렌치 식각·채움·CMP로 새부리를 없앴다. 2D 산화는 산화제 확산과 점성 유동, 응력이 결합된 문제다.
증착은 등각(부착 계수 작음)·방향성·등방 플럭스(시야 가중)로 나뉜다. 등방 플럭스는 입구에 오버행을 만들고, 두께가 폭의 절반을 넘으면 보이드가 갇힌다. 식각은 등방이면 깊이만큼 언더컷이 생기고, 이방성이면 선택비가 마스크를 지킨다.
표면 진화는 스트링·셀·레벨 셋으로 표현한다. 레벨 셋은 $\phi_t + F|\nabla\phi| = 0$을 풀어 위상 변화를 자동으로 처리한다. 형상은 φ가, 물리는 속도 F가 맡는다. 명시적 시간 적분은 CFL 한계를 넘으면 무너지고, φ는 주기적으로 재초기화해야 한다.
스페이서는 등각 증착 + 이방성 에치백으로 게이트에 자기 정렬된다. 바닥 폭은 증착 두께와 같다. TN-45에서 스페이서가 약 20 nm보다 좁으면 깊은 S/D가 확장부를 삼키고, 넓으면 직렬 저항이 는다.

확인 퀴즈

같은 온도에서 (100) 웨이퍼와 (111) 웨이퍼를 건식 산화했다. 아주 얇을 때와 아주 두꺼울 때 두께 차이는 어떻게 되는가?

결정 방향은 계면의 결합 밀도, 곧 반응 속도 $k_s$와 B/A만 바꾼다. 얇은 선형 영역 $x \approx (B/A)t$에서는 차이가 그대로 드러나지만, 두꺼운 포물선 영역 $x \approx \sqrt{Bt}$는 막 속 확산 B가 정하므로 방향과 거의 무관해진다.

균일하게 도핑된 p형(붕소) 실리콘을 습식 산화했더니 표면 근처 붕소 농도가 벌크보다 낮아졌다. 이유로 가장 알맞은 것은?

$m = C_\mathrm{Si}/C_\mathrm{SiO_2} \approx 0.3$이면 $1/m \approx 3.3 > 0.44$다. 새 산화막이 가져가는 붕소가 소모된 실리콘에 있던 붕소보다 많으므로 실리콘 표면이 고갈된다. 인·비소($m$ ≈ 10)는 반대로 쌓인다. (산화는 격자간 원자를 주입해 붕소 확산을 빠르게도 하지만 그것은 고갈의 원인이 아니다.)

레벨 셋으로 식각을 모사하는데 시간 간격을 두 배로 키웠더니 표면에 톱니 모양이 생기고 계산이 폭주했다. 무엇을 위반했는가?

명시적 바람 위쪽 차분은 $\Delta t \le \mathrm{CFL}\cdot\Delta x/\max|F|$일 때만 안정하다. 표면이 한 단계에 한 칸 넘게 가면 정보를 잘못된 칸에서 가져와 오차가 증폭된다. 2D에서는 대각선 방향 때문에 한계가 약 $1/\sqrt 2$로 더 빡빡하다.

TN-45에서 질화막 증착을 25 nm에서 15 nm로 줄였다(오프셋은 그대로). 이 장의 계산에서 가장 크게 변하는 것은?

스페이서는 깊은 S/D 주입의 마스크다. 바닥 폭이 증착 두께와 같으므로 폭이 줄면 S/D 측면 꼬리가 게이트 끝에 가까워지고, 약 20 nm 아래에서는 확장부 접합(약 19 nm)을 삼켜 50~60 nm로 깊어진다. 깊은 S/D 자체의 깊이는 주입 에너지와 어닐이 정하므로 거의 그대로다.