Chapter 01

왜 평탄화인가

반도체 칩의 단면을 잘라 보면 트랜지스터 위로 열 층이 넘는 금속 배선이 아파트처럼 쌓여 있다. 이 층들이 차곡차곡 쌓일 수 있는 이유는, 한 층을 만들 때마다 웨이퍼 표면을 거울처럼 평평하게 갈아 내기 때문이다. 그 일을 하는 공정이 화학적 기계적 평탄화(Chemical Mechanical Planarization, CMP)다. 이 장에서는 단차가 왜 문제인지(리소그래피의 초점 심도), 평탄함을 어떻게 재는지(국소·전역 평탄도), 사람들이 CMP에 이르기까지 무엇을 시도했는지, CMP가 공정 흐름의 어디에 끼어 있는지, 장비 한 대가 어떻게 생겼고 웨이퍼가 어떤 순서로 지나가는지, 그리고 결과를 어떤 숫자로 평가하는지를 차례로 둘러본다. 이 책 전체의 지도 역할을 하는 장이다.

평탄화 없이 배선을 쌓을 때 단차가 누적되는 과정을 설명하고, 초점 심도 $\text{DOF}=k_2\lambda/\mathrm{NA}^2$와 비교해 허용 단차를 계산할 수 있다.
평활화·국소 평탄화·전역 평탄화를 구분하고, 평탄화도(DP)와 평탄화 길이로 여러 기법을 비교할 수 있다.
리플로·SOG·에치백의 한계와 CMP가 등장한 배경을 설명할 수 있다.
STI, ILD, W 플러그, RMG, Cu 다마신, 하이브리드 본딩 CMP가 FEOL·MEOL·BEOL 흐름에서 어디에 있는지, 각각 무엇에서 멈추는지 말할 수 있다.
프레스턴 식 $\mathrm{RR}=k_pPv$로 제거율을 어림하고, 정반·패드·헤드·리테이너 링·컨디셔너·슬러리 암·세정기의 역할을 설명할 수 있다.
건식 투입·건식 배출 순서와 처리량(WPH)의 병목을 계산하고, RR·WIWNU·WTWNU·디싱·이로전·결함·CoO 지표를 정의할 수 있다.

쌓을수록 울퉁불퉁해진다

트랜지스터를 만든 뒤에는 그것들을 잇는 배선을 쌓는다. 최신 로직 칩은 10~15층 이상의 금속 배선을 쓰고, 각 층 사이는 절연막인 층간 절연막(Inter-Layer Dielectric, ILD)으로 채운다. 문제는 막을 증착하는 방법 대부분이 아래 표면 모양을 그대로 따라간다는 점이다. 화학 기상 증착(CVD)으로 덮은 산화막은 금속선 위에서는 솟고 선 사이에서는 꺼진다. 이런 증착을 컨포멀 증착(conformal deposition)이라 한다. 그 위에 다시 금속선을 그리고 다시 덮으면, 아래층의 굴곡 위에 새 굴곡이 더해져 단차가 층마다 커진다.

그림 1-1. 평탄화 없이 쌓은 3층 배선(왼쪽)과 층마다 평탄화한 배선(오른쪽). 왼쪽은 컨포멀 증착 때문에 아래층 굴곡이 위층으로 전달되고, 맨 위 배선의 높낮이가 한 번에 맞출 수 있는 초점 범위를 벗어난다. 오른쪽은 각 층이 평면이므로 노광·식각·증착 조건이 웨이퍼 어디서나 같다. 실리콘산화막구리 배선

컨포멀 증착은 수학적으로 표면의 각 점에서 두께 $t$만큼 법선 방향으로 밀어낸 것, 즉 표면을 반지름 $t$인 원으로 '팽창'시킨 것과 같다. 1차원 높이 함수 $z_n(x)$에 대해 다음과 같이 쓴다.

$$z_{n+1}(x) = \max_{|u|\le t}\Big[\,z_n(x+u) + \sqrt{t^2-u^2}\,\Big]$$

여기서 $z_n$은 증착 전 표면 높이, $t$는 증착 두께다. 좁은 틈(폭 $\lt 2t$)은 메워지지만 넓은 틈과 솟은 곳의 높이 차는 거의 그대로 남는다. 금속선 높이 $t_m$이 층마다 더해지므로, 넓은 패턴 영역에서는 $N$층 뒤 단차가 대략 $N t_m$까지 자란다.

SIMULATOR

배선 5층 쌓기: 평탄화 없음 vs 층마다 CMP

공정

금속선 두께 $t_m$ 절연막 두께 $t$

진행—

현재 표면 단차—

ArF 액침 DOF 대비—

해볼 것: '평탄화 없음'으로 5층을 쌓아 넓은 패드 위와 빈 영역 사이 단차가 층마다 커지는 것을 보고, '층마다 CMP'로 바꿔 비교하자. 절연막을 두껍게 하면 좁은 틈은 메워지지만(팽창 반지름이 커지므로) 넓은 패턴의 단차는 줄지 않는다. 세로는 가로보다 약 3배 과장했다.

층마다 수백 nm씩 쌓이는 단차는 다음 세 가지 문제를 일으킨다. 첫째, 노광: 위아래 패턴을 한 번에 초점에 넣을 수 없다(다음 절). 둘째, 식각·증착: 단차의 옆벽에 금속 찌꺼기(stringer)가 남아 단락을 만들고, 가파른 단차를 넘어가는 금속선은 얇아져 끊어지거나 전자 이동(electromigration)에 약해진다. 셋째, 층수의 한계: 1980년대 중반까지 평탄화 없이 쌓을 수 있는 금속은 2~3층이 사실상 한계였다. 배선 층수가 늘어난 역사는 곧 평탄화 기술의 역사다.

초점 심도: 단차의 예산은 수십 nm

노광 장비의 렌즈는 한 평면에 상을 맺는다. 그 평면에서 위아래로 조금 벗어나도 패턴은 쓸 만한 모양으로 찍히는데, 그 허용 범위를 초점 심도(Depth of Focus, DOF)라 한다. 레일리의 근사식으로 DOF는 파장에 비례하고 개구수(NA)의 제곱에 반비례한다.

$$\text{DOF} = k_2\,\frac{\lambda}{\mathrm{NA}^2}$$

여기서 $\lambda$는 노광 파장, NA는 투영 렌즈의 개구수, $k_2$는 공정·패턴에 따른 상수(대략 0.5~1)다. 해상도 $R=k_1\lambda/\mathrm{NA}$를 높이려 NA를 키우면 DOF는 그 제곱으로 줄어든다. 자세한 유도는 LithoBook의 초점 장에 있다.

그림 1-2. 초점 심도와 웨이퍼 단차(개념도). 렌즈는 한 높이에서 가장 선명한 상을 만든다. 단차 $h$가 DOF보다 크면 최적 초점을 어디에 두든 어느 한쪽 패턴은 초점 밖에 놓이고, 선폭(CD)이 규격을 벗어난다. 절연막 위의 얇은 띠는 레지스트다.

숫자를 넣어 보자. 1990년 무렵의 i-선(365 nm, NA 0.5대) 노광기는 DOF가 1 µm를 넘었다. 오늘날 ArF 액침(193 nm, NA 1.35)은 $k_2=1$로 잡아도 약 106 nm, EUV(13.5 nm, NA 0.33)는 약 120 nm다. 그런데 이 DOF 전부를 웨이퍼 단차에 쓸 수 없다. 노광기 자체의 초점 오차, 렌즈 수차와 가열, 웨이퍼의 휨과 두께 변화, 레지스트 두께 변화가 모두 같은 예산을 나눠 쓴다. 칩 안 표면 단차에 배정되는 몫은 보통 DOF의 일부(수십 nm)에 불과하다. 그래서 오늘날 CMP의 목표 단차·디싱이 수 nm~수십 nm 수준으로 정해진다.

SIMULATOR

초점 심도와 허용 단차

노광 세대

$k_2$ 표면 단차 $h$ 단차에 배정한 DOF 몫

DOF—

허용 단차—

양 끝 CD 오차—

판정—

모델: 최적 초점을 단차 가운데에 두면 위아래 패턴의 디포커스는 $\pm h/2$. 선폭은 $\mathrm{CD}(f)=\mathrm{CD}_0\,[1-0.1\,(2f/\text{DOF})^2]$처럼 포물선으로 변한다고 두었다(DOF 경계에서 −10 %). 해볼 것: i-선에서 괜찮던 300 nm 단차를 ArF 액침으로 옮기면 어떻게 되는가? 배정 몫을 40 %로 두면 첨단 노광에서 허용 단차가 몇 nm인가?

평탄함을 재는 법: 국소와 전역

'평탄하다'에도 등급이 있다. 그림 1-3처럼 증착 직후의 굴곡을 네 단계로 나눠 본다. 평활화(smoothing)는 모서리만 둥글게 만들 뿐 높이 차는 남는다. 국소 평탄화(local planarization)는 좁은 영역(수~수십 µm) 안의 굴곡을 없애지만, 패턴이 빽빽한 곳과 빈 곳 사이의 높이 차는 남긴다. 전역 평탄화(global planarization)는 칩 전체(mm 단위)를 한 평면으로 만든다. 다층 배선과 첨단 노광이 요구하는 것은 전역 평탄화이고, 이것을 실용적으로 해내는 방법은 사실상 CMP뿐이다.

그림 1-3. 평탄화의 네 단계. (a) 컨포멀 증착 직후 (b) 평활화: 모서리만 둥글어짐 (c) 국소 평탄화: 촘촘한 배열 안은 평평하지만 빈 영역과의 높이 차가 남음 (d) 전역 평탄화: 패턴 밀도와 무관하게 한 평면. 금속 배선절연막

평탄함은 두 숫자로 잰다. 하나는 처리 전후 단차의 비로 정의하는 평탄화도(Degree of Planarization, DP)다.

$$\mathrm{DP} = 1 - \frac{h_{\text{after}}}{h_{\text{before}}}$$

DP = 0이면 단차가 그대로, DP = 1이면 완전히 평평하다. 같은 공정이라도 어떤 거리에서 재느냐에 따라 DP가 달라진다. 좁은 선 사이에서는 1에 가까워도 수 mm 떨어진 두 영역 사이에서는 0에 가까울 수 있다.

다른 하나가 평탄화 길이(planarization length)다. 어떤 공정이 대략 $L$ 거리 안의 높낮이는 평균해 없애지만 $L$보다 먼 거리의 변화는 따라간다고 볼 때, 그 $L$이 평탄화 길이다. 처리 후 표면은 패턴 밀도 $m(x)$(그 자리에 아래 패턴이 있으면 1, 없으면 0)를 $L$ 크기의 창으로 평균한 모양을 닮는다.

$$z(x) \approx z_0 + h_0\,\big(G_L * m\big)(x),\qquad G_L(u) = \frac{1}{\sqrt{2\pi}\,\sigma}\,e^{-u^2/2\sigma^2},\quad \sigma = L/2$$

$h_0$은 아래 패턴 높이(초기 단차), $*$는 합성곱. $L\to 0$이면 $z$는 $m$을 그대로 따라가고(컨포멀), $L$이 칩 크기보다 크면 $z$는 상수(전역 평탄)가 된다. 리플로 유리는 수 µm, 회전 도포(SOG·레지스트)는 수십 µm, CMP는 수 mm 수준의 평탄화 길이를 갖는다. 패턴 밀도 모델의 자세한 내용은 8장에서 다룬다.

SIMULATOR

평탄화 길이로 보는 기법 비교

기법(평탄화 길이 프리셋)

평탄화 길이 $L$ 초기 단차 $h_0$

국소 단차 (피치 40 µm 창 안 최대)—

전역 단차 (6 mm 전체)—

국소 DP—

전역 DP—

위: 다이 6 mm 구간의 패턴(밀도 75 %, 50 %, 12.5 %, 100 % 패드, 25 %; 피치 40 µm)과 처리 후 표면. 아래: 밀집 배열 가장자리(1.2~1.6 mm)를 확대한 모습. 다이가 반복된다고 보고 주기 경계를 썼다. 해볼 것: '없음'은 국소·전역 DP가 모두 0이다. 'SOG·에치백'은 피치 규모의 굴곡을 상당히 없애 국소 DP가 오르지만 전역 DP는 여전히 0이다. $L$을 밀도가 바뀌는 영역 크기(약 1 mm)보다 키우면 비로소 전역 단차가 줄어든다.

CMP 이전: 녹이고, 바르고, 되깎기

CMP가 등장하기 전에도 엔지니어들은 여러 방법으로 표면을 고르게 하려 했다. 그림 1-4는 그 흐름을 연대순으로 정리한 것이다.

그림 1-4. 평탄화 기술의 대략적인 연표. 연도는 업계 보급 시점의 어림값이다. 국소 평탄화 기법들이 2~3층 배선까지를 버텨 주었고, 1980년대 중반 IBM이 유리·웨이퍼 연마 기술을 배선 평탄화에 응용한 것이 CMP의 출발점이 되었다.

리플로(reflow): 인(P)이나 붕소(B)를 섞은 유리(PSG, BPSG)는 800~1,000 °C 근처에서 물러져 흐른다. 가열하면 표면장력으로 모서리가 둥글어지고 좁은 틈이 메워진다. 그러나 알루미늄 배선은 약 450 °C를 넘으면 안 되므로 첫 금속 아래(PMD)에만 쓸 수 있었고, 평탄화 길이도 수 µm에 그쳤다.

SOG와 에치백(spin-on glass, etch-back): 액체 유리(SOG)나 포토레지스트를 회전 도포하면 액체가 낮은 곳으로 모이며 표면이 어느 정도 평평해진다. 그다음 플라스마로 도포막과 아래 산화막을 같은 속도로 깎아 내려가면(에치백) 평평한 면이 아래 산화막으로 옮겨진다. 이 방식의 약점은 두 가지다. 회전 도포 자체의 평탄화 길이가 수십 µm라 넓은 패드와 빈 영역의 차이는 남고, 두 막의 식각 속도가 정확히 같지 않으면(선택비 $S\neq1$) 그 차이만큼 단차가 다시 생긴다. 아래 시뮬레이터로 이 두 약점을 직접 확인해 보자.

$$\frac{dz_e}{dt} = -\begin{cases} r_c, & z_e \gt z_{\text{ox}}(x) \\ r_{\text{ox}}, & z_e \le z_{\text{ox}}(x)\end{cases}\qquad S = \frac{r_c}{r_{\text{ox}}}$$

$z_e(x,t)$는 식각 전선(현재 표면)의 높이, $z_{\text{ox}}$는 산화막 표면, $r_c$·$r_{\text{ox}}$는 도포막·산화막의 식각 속도. 도포막 표면은 산화막 표면을 길이 $L_c$로 평균한 모양에 평균 두께 $t_c$를 더한 것으로 두었다.

SIMULATOR

희생막 에치백: 도포 평탄도와 선택비

선택비 $S=r_c/r_{\text{ox}}$ 도포 평탄화 길이 $L_c$ 도포 두께 $t_c$

초기 산화막 단차—

현재 표면 단차—

DP—

상태—

구조: 넓은 금속 패드(20~70 µm), 피치 8 µm 선 배열(90~170 µm), 외딴 선 하나, 그 위 컨포멀 산화막 0.8 µm. 식각은 패드 위 산화막이 금속 위 0.3 µm 남을 때 멈춘다. 해볼 것: $S=1$, $L_c$를 크게 하면 거의 평탄해진다. $L_c$를 20 µm 이하로 줄이거나 $S$를 1.5로 올리면 단차가 되살아나고, 심하면 금속이 드러난다.

1980년대 중반 IBM은 실리콘 웨이퍼 자체를 거울면으로 만드는 데 쓰던 연마 기술(콜로이달 실리카 슬러리와 폴리우레탄 패드)을 배선 위 산화막에 적용했다. 단단한 패드가 솟은 곳만 먼저 누르므로 솟은 곳이 빨리 깎이고, 패드가 휘는 길이가 수 mm라 평탄화 길이도 수 mm가 된다. 처음에는 "웨이퍼를 일부러 갈아서 입자를 뿌리는" 공정이 클린룸에 들어온다는 데 거부감이 컸지만, 1990년대 초 다른 회사들로 퍼졌고 1997년 구리 다마신 배선이 발표되면서 CMP는 선택이 아니라 필수가 되었다. 구리는 플라스마로 깎기 어렵기 때문에, 산화막에 홈을 판 뒤 구리를 채우고 홈 밖의 구리를 CMP로 걷어 내는 방법 외에는 배선을 만들 길이 없었다.

CMP 한 장면: 누르고, 돌리고, 녹이고

CMP의 장면은 단순하다. 회전하는 정반(platen) 위에 폴리우레탄 연마 패드(polishing pad)를 붙이고, 그 위에 연마입자와 화학 약품이 섞인 슬러리(slurry)를 흘린다. 웨이퍼는 앞면이 아래를 향하도록 헤드(carrier head)에 붙들려 패드에 눌리고, 헤드도 같은 방향으로 돈다. 화학은 표면을 부드럽게(산화·수화·착물 형성) 만들고, 입자와 패드 돌기가 그 부드러워진 층을 기계적으로 쓸어 낸다. 둘 중 하나만으로는 느리거나 거칠다. 화학만으로는 솟은 곳과 꺼진 곳이 똑같이 녹아 평탄해지지 않고, 기계만으로는 긁힘이 생긴다.

그림 1-5. 회전형 CMP의 구성(단면, 비율 과장). 웨이퍼는 앞면이 아래로 향하고, 멤브레인이 뒤에서 공기압으로 누른다. 리테이너 링이 웨이퍼를 가두고 웨이퍼 가장자리 바깥의 패드를 미리 눌러 준다. 왼쪽 위 확대 그림: 실제 접촉은 패드 표면의 극히 일부 돌기 끝에서만 일어나고, 그 사이에 낀 연마입자가 막을 깎는다. 패드슬러리·입자막웨이퍼

1927년 유리 연마를 연구한 프레스턴(F. W. Preston)은 제거율이 압력과 상대 속도의 곱에 비례한다는 경험식을 남겼다. CMP에서도 이 식이 출발점이다.

$$\mathrm{RR} = k_p\,P\,v,\qquad v = \frac{2\pi N_p}{60}\,d$$

RR은 제거율(m/s), $k_p$는 프레스턴 계수(Pa$^{-1}$), $P$는 평균 압력(Pa), $v$는 웨이퍼와 패드의 상대 속도, $N_p$는 정반 회전수(rpm), $d$는 정반 중심에서 웨이퍼 중심까지 거리. 헤드와 정반 회전수가 같으면 웨이퍼의 모든 점에서 상대 속도가 $\omega_p d$로 같아진다(3D 시뮬레이터에서 확인). 계수 $k_p$에는 화학이 들어 있다. 같은 압력·속도에서도 슬러리 pH나 산화제가 바뀌면 $k_p$가 수 배 달라진다. 자세한 것은 2장.

기준 공정의 제거율 어림CP-300의 산화막 공정은 정반 93 rpm, 웨이퍼 중심 거리 0.18 m이므로 $v = 2\pi\cdot93/60\cdot0.18 \approx 1.75$ m/s. 압력 3 psi = 20.7 kPa, $k_p \approx 1.0\times10^{-13}$ Pa$^{-1}$를 넣으면 $\mathrm{RR}\approx 1.0\times10^{-13}\times20{,}700\times1.75 \approx 3.6$ nm/s ≈ 220 nm/min이다. 산화막 500 nm를 걷어 내는 데 약 2분 15초. 장비가 시간당 약 60장을 처리하려면 한 정반에서 머무는 시간이 1분 남짓이어야 하므로, 실제로는 연마를 여러 정반에 나누거나 압력을 높인다.

SIMULATOR

프레스턴 식으로 막 깎기

압력 $P$ 정반 회전수 $N_p$ 프레스턴 계수 $k_p$

상대 속도 v—

제거율 RR—

500 nm 제거 시간—

경과 / 남은 막—

처음 막 두께 1,000 nm, 목표 500 nm 제거. 화면의 1초가 공정 30초다. 해볼 것: 압력을 두 배로 하면 시간이 절반이 되는지, 회전수를 낮추면 어떻게 되는지 보자. 실제로는 압력·속도가 너무 크면 마찰열과 윤활 상태 변화 때문에 선형에서 벗어난다(7장).

공정 흐름 속 CMP의 자리

오늘날 첨단 로직 칩 하나를 만드는 동안 CMP는 수십 번 등장한다. 공정 흐름은 트랜지스터를 만드는 FEOL(Front-End-Of-Line), 트랜지스터와 첫 배선을 잇는 콘택 층인 MEOL(Middle-End-Of-Line), 금속 배선을 쌓는 BEOL(Back-End-Of-Line)으로 나뉘고, 최근에는 웨이퍼끼리 붙이는 3D 적층 공정이 그 뒤에 붙는다. 그림 1-6은 단면 하나에 대표적인 CMP 단계를 표시한 것이다.

그림 1-6. CMOS 단면(개념도)에 표시한 대표 CMP 단계. ① 소자 분리(STI) ② 대체 금속 게이트(RMG) ③ 텅스텐 콘택 ④ 층간 절연막과 구리 다마신(층마다 반복) ⑤ 웨이퍼 접합 전 하이브리드 본딩 표면. 실리콘산화막질화막배리어텅스텐·게이트 금속구리

단계	깎는 것	멈추는 곳	핵심 과제	자세히
① STI	트렌치를 채운 산화막	질화막(Si₃N₄)	높은 산화막:질화막 선택비, 넓은 트렌치 디싱	9장
ILD·PMD	산화막 (정지막 없음)	시간 또는 두께 목표	잔막 두께 산포, 국소 단차 제거	9장
② RMG	게이트 금속 과잉분	ILD0 산화막	게이트 높이 산포, 금속 잔류	11장
③ W 플러그	W·Ti/TiN 과잉분	산화막	플러그 리세스, 이로전	11장
④ Cu 다마신	Cu → 배리어(Ta/TaN)	배리어 → 산화막·저유전막	디싱·이로전, 부식, 저유전막 손상	10장
⑤ 하이브리드 본딩	Cu·배리어·산화막	목표 Cu 리세스(수 nm)	nm 단위 리세스와 표면 거칠기, 무결함	17장

표에서 보듯 CMP 단계마다 "무엇을 깎고 무엇에서 멈추는가"가 다르다. 대부분은 아래에 깎이지 않는 정지막(stop layer)을 두고, 슬러리가 깎을 막은 빨리, 정지막은 느리게 깎도록 설계한다. 그 속도 비를 선택비(selectivity)라 한다. 구리 다마신을 예로 들면, 산화막에 홈을 파고 배리어(Ta/TaN)와 구리를 덮은 뒤, 홈 밖의 구리를 걷어 내고(1단계), 드러난 배리어를 걷어 내며 산화막을 살짝 다듬는다(2단계). 그림 1-7과 아래 시뮬레이터에서 한 단계씩 살펴보자.

그림 1-7. 구리 다마신 배선 순서. 넓은 트렌치 위의 도금 구리는 움푹하게 들어가 있고(③), CMP 후에도 넓은 배선은 가운데가 살짝 꺼진다(④, 디싱). 산화막배리어구리

아래 시뮬레이터는 각 구조를 폭 0.25 µm짜리 기둥 240개로 나누고, 기둥마다 맨 위 재료의 프레스턴 계수와 그 기둥이 받는 압력으로 깎아 내린다. 패드는 완전히 단단하지 않아서, 주변보다 낮은 기둥도 약간의 압력을 받는다. 이를 다음처럼 모델링했다.

$$p_i = P\,\frac{w_i}{\overline{w}},\qquad w_i = \exp\!\Big(\frac{h_i - h_i^{\max}}{\delta}\Big),\qquad \frac{dh_i}{dt} = -\,\mathrm{RR}_{m(i)}\,\frac{p_i}{P}$$

$h_i$는 기둥 높이, $h_i^{\max}$는 주변 ±12 µm 안의 최고 높이(패드가 휘어 들어갈 수 있는 범위), $\delta$는 패드의 국소 순응 길이(작을수록 단단한 패드), $\overline{w}$는 같은 ±12 µm 창 안의 평균(국소 하중 보존: 패턴이 꺼진 곳이 많은 영역에서는 남은 솟은 곳이 더 큰 압력을 받는다), $\mathrm{RR}_{m}$은 맨 위 재료 $m$의 기준 제거율이다. 정지막에 닿으면(종점) 설정한 과연마 시간만큼 더 깎는다.

SIMULATOR

CMP 단계 탐색기: 무엇을 깎고 어디서 멈추나

구조

패드 순응 길이 $\delta$ (단단함 ↔ 무름) 과연마 표면 근처 확대(±150 nm)

단계—

연마 시간—

디싱 (넓은 패턴, 주변 절연막 기준)—

이로전 (배열 vs 필드)—

표면 단차—

왼쪽 0~20 µm는 밀집 배열, 가운데는 넓은 패턴, 오른쪽은 필드(넓은 평지)다. 위쪽 주황 띠는 패드. 해볼 것: Cu 다마신에서 $\delta$를 키우면(무른 패드) 넓은 배선의 디싱이 커지고, 과연마를 늘리면 디싱·이로전이 함께 커진다. ILD는 정지막이 없어 목표 두께(시간)로 멈추므로, 남는 막 두께가 제거율 산포에 그대로 좌우된다. 하이브리드 본딩은 Cu가 산화막보다 수 nm 낮게 끝나도록 2단계 슬러리를 고른다.

장비 한 대의 해부

CMP 장비는 크게 세 부분이다. 웨이퍼 통(FOUP)을 받는 EFEM(Equipment Front-End Module), 연마 모듈, 통합 세정기. 연마 모듈에는 보통 정반이 2~4개 있어, 한 웨이퍼를 여러 정반에 나눠(예: Cu 벌크 → Cu 클리어 → 배리어) 연마하면서 동시에 여러 장을 병렬 처리한다.

그림 1-8. CMP 장비의 평면 배치(개념도, CP-300 기준). 점선 테두리는 웨이퍼가 젖은 채로 지나는 영역. 웨이퍼는 FOUP → 로봇 → 로드 컵 → P1 → P2 → P3 → 세정기(메가소닉 → 브러시 1 → 브러시 2 → IPA 건조) → FOUP 순으로 움직인다.

연마 스테이션 하나를 가까이에서 보면 다음 부품이 있다.

정반과 패드: 지름 약 760 mm의 회전 원판 위에 경질 폴리우레탄 상부 패드와 연질 하부 패드를 겹쳐 붙인다. 상부 패드의 그루브는 슬러리를 고르게 나르고 연마 찌꺼기를 빼낸다(4장).
헤드: 웨이퍼 뒷면을 고무 멤브레인으로 누른다. 멤브레인은 동심원 구역으로 나뉘어 구역마다 압력을 따로 줄 수 있다(그림 1-9). 헤드는 회전하면서 반지름 방향으로 조금씩 왕복(스윕)해 패드 마모를 고르게 한다.
리테이너 링: 웨이퍼가 빠져나가지 않게 가두고, 웨이퍼 가장자리 바로 바깥의 패드를 미리 눌러 패드가 웨이퍼 모서리에서 튀어 오르는(rebound) 효과를 줄인다.
컨디셔너: 다이아몬드 입자를 박은 원판으로 패드 표면을 계속 긁어 막힌 기공을 열고 돌기를 되살린다. 이것이 없으면 수십 장 만에 패드가 매끈해져(글레이징) 제거율이 떨어진다(5장).
슬러리 암: 패드 중심 근처에 분당 수백 mL의 슬러리를 떨어뜨린다. 슬러리는 회전에 의한 원심력으로 바깥으로 퍼진다(6장, 공급 계통은 InfraBook 케미컬 장).
센서: 정반 속 창으로 막 두께를 보는 광학 센서, 금속 두께를 재는 와전류 센서, 모터 토크 등으로 종점을 잡는다(12장).

그림 1-9. 다중 구역 헤드 단면(개념도). 멤브레인 뒤 공기 방이 동심원 구역(CP-300: 중심·중간·외곽·가장자리)으로 나뉘어, 반지름별 압력을 따로 조절한다. 리테이너 링은 웨이퍼 바깥의 패드를 미리 눌러 웨이퍼 모서리에서 패드가 솟는 반발을 줄인다. 이 조절로 반지름별 제거율을 맞추는 것이 균일도 관리의 핵심이다(3장).

헤드와 정반이 같이 돌면 웨이퍼 위 한 점이 패드 위에 그리는 궤적은 복잡한 꽃잎 모양이 된다. 패드 기준에서 본 상대 속도는 다음과 같다.

$$\mathbf{v}_{\text{rel}}(\mathbf{x}) = (\omega_p-\omega_h)\,\hat{\mathbf z}\times\mathbf{x} \;+\; \omega_h\,\hat{\mathbf z}\times\mathbf{c}$$

$\mathbf x$는 정반 중심 기준 위치, $\mathbf c$는 웨이퍼 중심 위치, $\omega_p$·$\omega_h$는 정반·헤드 각속도. $\omega_p=\omega_h$이면 첫 항이 사라져 웨이퍼 전체에서 $|\mathbf v| = \omega_p |\mathbf c|$로 일정하다. 회전수를 정확히 같게 하지 않고 조금 다르게(예: 93/87 rpm) 두는 이유는 궤적이 같은 자리를 반복해서 지나가지 않게 해 패드 마모와 결함을 고르게 하기 위해서다. 웨이퍼 가장자리의 속도 범위는 $\omega_p d \pm |\omega_p-\omega_h|R$이다.

연마 스테이션 돌려 보기

정반 회전수 헤드 회전수 헤드 스윕 재생 속도

궤적 헤드 투명 슬러리 라벨

회전수 비 $N_h/N_p$—

웨이퍼 중심 상대 속도—

가장자리 속도 범위—

컨디셔너 위치 (반지름)—

드래그로 회전, 휠로 확대. 패드 위 선은 웨이퍼 반지름 120 mm 지점이 패드에 남기는 궤적(패드 기준 좌표)이다. 해볼 것: 헤드 회전수를 정반과 같게(93) 하면 궤적이 한 원으로 겹친다. 87로 두면 꽃잎이 조금씩 돌아가며 패드를 고르게 쓴다. 헤드를 0 rpm으로 멈추면 가장자리 속도 범위가 크게 벌어진다. 다이아몬드 컨디셔너는 반지름 방향으로 왕복하고, 슬러리 방울은 패드에 떨어진 뒤 회전을 따라 돌며 바깥으로 퍼진다.

연마 스테이션 사양CP-300의 정반은 지름 762 mm(30″) 패드를 93 rpm으로 돌리고, 헤드는 87 rpm, 웨이퍼 중심은 정반 중심에서 약 180 mm, 스윕 ±20 mm다. 헤드는 4구역 멤브레인 + 리테이너 링, 컨디셔너는 지름 100 mm 다이아몬드 디스크를 30~45 N으로 눌러 연마 중에 함께 긁는다(인시투). 슬러리는 200 mL/min. 정반 3개와 세정기(브러시 2단 + 메가소닉 + IPA 건조)를 합쳐 시간당 약 60장을 처리한다.

건식 투입, 건식 배출

CMP 장비의 원칙은 건식 투입·건식 배출(dry-in/dry-out)이다. 웨이퍼는 마른 상태로 FOUP에서 나와, 연마와 세정을 마치고 다시 마른 상태로 FOUP에 돌아간다. 1990년대 초에는 연마기와 세정기가 따로 있어서 웨이퍼를 물속(습식 카세트)에 담아 옮겼는데, 오염과 대기 시간 관리가 어려웠다. 지금은 세정기가 장비 안에 통합되어 있다.

중요한 것은 연마가 끝난 순간부터 세정이 시작될 때까지 웨이퍼가 절대 마르면 안 된다는 점이다. 슬러리가 표면에서 마르면 실리카 입자가 막 표면과 화학적으로 결합(실록산 결합)해 웬만한 세정으로는 떨어지지 않는다. 구리 표면은 공기와 슬러리 잔류물에 노출된 채 오래 두면 부식된다. 그래서 장비는 연마와 세정 사이 대기 시간(queue time)을 관리하고, 기다리는 동안 웨이퍼에 물을 뿌리거나 물속 버퍼에 담는다.

그림 1-10. 건식 투입·건식 배출 순서(CP-300, Cu 공정 예). 점선 안에서는 웨이퍼가 항상 젖어 있다. 세정 원리와 각 모듈은 14장과 15장에서 다룬다.

모듈들이 줄지어 있으므로 장비 전체는 하나의 파이프라인이다. 각 모듈에 웨이퍼가 한 장씩만 들어갈 수 있고 앞 모듈이 비어야 넘어갈 수 있다면, 정상 상태 처리량은 가장 느린 모듈(병목)이 정한다.

$$\text{WPH} = \frac{3600}{\max_i\,(t_i + t_{\text{tr}})},\qquad T_{\text{first}} = \sum_i (t_i + t_{\text{tr}})$$

$t_i$는 모듈 $i$의 처리 시간(초), $t_{\text{tr}}$은 이송 시간, WPH는 시간당 웨이퍼 수, $T_{\text{first}}$는 첫 장이 나오기까지 걸리는 시간. 병목이 아닌 모듈 시간을 줄여도 WPH는 늘지 않는다. 병목 뒤 모듈이 느리면 앞 모듈의 웨이퍼가 젖은 채로 기다린다(대기 시간 증가).

SIMULATOR

장비 파이프라인과 처리량

P1 시간 P2 시간 P3 시간 세정 모듈 시간 (각) 이송 시간

이론 WPH (병목)—

측정 WPH—

첫 장 소요—

최대 젖은 대기—

완료 / 경과—

화면 1초 = 공정 20초. 파란 원은 젖은 웨이퍼, 회색은 마른 웨이퍼. 빨간 테두리가 병목 모듈이고, 원 둘레의 호는 처리 진행률이다. 해볼 것: P1만 70 s로 늘리면 WPH는? 세정 모듈을 70 s로 늘리면 연마가 끝난 웨이퍼가 P3 위에서 기다리며 '젖은 대기'가 커진다.

CMP를 평가하는 숫자들

CMP 결과는 몇 가지 지표로 요약한다. 이 책 전체에서 계속 쓰이는 정의이므로 여기서 정리해 둔다.

지표	정의	CP-300 목표(교육용)
제거율 (Removal Rate, RR)	단위 시간당 깎인 두께, nm/min. 연마 전후 두께 차 ÷ 시간	산화막 약 220 nm/min (3 psi)
웨이퍼 내 불균일도 (WIWNU)	한 웨이퍼 49점 측정(가장자리 3 mm 제외)의 표준편차 ÷ 평균	3 % 이하 (1σ)
웨이퍼 간 불균일도 (WTWNU)	여러 웨이퍼 평균값의 표준편차 ÷ 전체 평균	로트·패드 수명 동안 안정
디싱 (dishing)	넓은 금속 패턴 가운데가 주변 절연막보다 꺼진 깊이	Cu 10 µm 배선 20 nm 이하
이로전 (erosion)	밀집 배열의 절연막이 주변 필드보다 더 깎인 깊이	밀도 50 % 배열 15 nm 이하
결함 (defects)	스크래치·잔류 입자·부식 등 공정 전후 증가분(adder)	≥45 nm 추가 결함 30개 이하/웨이퍼
소유 비용 (Cost of Ownership, CoO)	웨이퍼 한 장 처리에 드는 장비·소모품·유틸리티 비용	낮을수록 좋음

$$\text{WIWNU} = \frac{\sigma\big(\mathrm{RR}_1..\mathrm{RR}_{49}\big)}{\overline{\mathrm{RR}}}\times100\,\%,\qquad \text{WTWNU} = \frac{\sigma\big(\overline{\mathrm{RR}}_{w_1}..\overline{\mathrm{RR}}_{w_n}\big)}{\overline{\overline{\mathrm{RR}}}}\times100\,\%$$

49점은 중심 1점, 반지름 49·98·147 mm 원 위 8·16·24점이 흔한 배치다(가장자리 3 mm 제외). 범위 기준 $(\max-\min)/(2\,\overline{\mathrm{RR}})$을 쓰기도 하므로 어떤 정의인지 꼭 확인한다.

그림 1-11. 디싱과 이로전의 정의(세로 과장). 디싱은 넓은 금속 패턴 가운데가 주변보다 꺼진 깊이, 이로전은 밀집 배열 영역 전체(절연막 포함)가 필드보다 낮아진 깊이다. 둘 다 배선 저항을 바꾸고 다음 층의 단차가 된다(8장). 산화막배리어구리

균일도는 반지름 방향 제거율 분포로 보는 것이 가장 직관적이다. 아래 시뮬레이터는 반지름별 압력 $P(r)$(4구역 멤브레인을 부드럽게 이은 것)과 가장자리 반발 항으로 제거율 분포를 만든다.

$$\mathrm{RR}(r) = \mathrm{RR}_0\,\frac{P(r)}{P_0}\,\Big[1 + A\,e^{-(R-r)/\lambda}\Big],\qquad A = 0.3 - 0.1\,\big(P_{\text{ring}}-P_{\text{edge}}\big)/\text{psi}$$

$\mathrm{RR}_0$=220 nm/min($P_0$=3 psi), $R$=150 mm, $\lambda$=6 mm. 리테이너 링 압력이 가장자리 구역보다 높을수록 패드 반발이 줄어 $A$가 작아진다(경험적 근사). 측정값에는 1σ 잡음을, 웨이퍼 간에는 패드 상태에 따른 장당 드리프트를 더했다.

SIMULATOR

49점 맵과 WIWNU·WTWNU

중심 구역 중간 구역 외곽 구역 가장자리 구역 리테이너 링 장당 드리프트

평균 RR—

WIWNU (1σ)—

범위/2·평균—

WTWNU—

판정 (≤3 %)—

처음 상태는 링 압력이 낮아 가장자리가 많이 깎인다. 해볼 것: 리테이너 링 압력을 올리거나 가장자리 구역 압력을 낮춰 WIWNU를 3 % 아래로 맞춰 보자. '로트 25장 연마'를 누르면 패드 상태 드리프트로 웨이퍼마다 평균이 조금씩 떨어지고, 그 퍼짐이 WTWNU다. 드리프트를 보정하는 방법은 런투런 제어(12장)다.

마지막 지표는 돈이다. CMP는 반도체 공정 중 소모품 비중이 특히 큰 공정이다. 슬러리는 연마 내내 흘려 보내고 대부분 한 번 쓰고 버리며, 패드·컨디셔너 디스크·브러시도 정해진 장수마다 교체한다. 웨이퍼당 비용을 대략 다음처럼 나눠 볼 수 있다.

$$C_{\text{wafer}} = \underbrace{\frac{C_{\text{tool}}/T_{\text{dep}}}{\text{WPH}\cdot 8760\cdot U}}_{\text{장비 감가상각}} + \underbrace{n_p\,Q_s\,t_p\,c_s}_{\text{슬러리}} + \sum_j \frac{C_j}{N_j} + C_{\text{util}}$$

$C_{\text{tool}}$은 장비 가격, $T_{\text{dep}}$는 감가상각 연수, $U$는 가동률, $n_p$는 정반 수, $Q_s$는 슬러리 유량, $t_p$는 정반당 연마 시간, $c_s$는 슬러리 단가, $C_j/N_j$는 소모품 $j$(패드·디스크·브러시)의 가격 ÷ 수명(장), $C_{\text{util}}$은 초순수·약액·전력 등. 아래 수치는 공개 자료 수준의 교육용 어림값이다.

SIMULATOR

웨이퍼당 CMP 비용 어림

슬러리 유량 슬러리 단가 정반당 연마 시간 패드 수명 장비 가격 가동률

WPH—

웨이퍼당 비용—

슬러리 비중—

연간 처리량—

고정 가정: 정반 3개, 패드 $600, 다이아몬드 디스크 $900·수명 2,500장, 브러시 한 쌍 $300·수명 5,000장(2단), 초순수·약액·전력 $1.5/장, 감가상각 5년, WPH = 3600 / (연마 시간 + 5 s). 해볼 것: 슬러리 유량을 절반으로 줄이면 비용이 얼마나 주는가? (실제로는 유량을 줄이면 제거율·결함이 나빠질 수 있다.) 연마 시간을 늘리면 슬러리와 감가상각이 함께 늘어난다.

CP-300의 합격선이 책의 기준 공정은 WIWNU 3 % 이하(1σ, 49점, EE 3 mm), Cu 디싱 20 nm 이하(10 µm 배선), 이로전 15 nm 이하(밀도 50 % 배열), ≥45 nm 추가 결함 30개 이하/웨이퍼를 목표로 한다. 이후 장들의 시뮬레이터는 결과를 이 목표와 비교해 보여 준다.

이 책의 지도

CMP는 기계(운동학·접촉), 재료(패드), 화학(슬러리), 마찰학, 패턴 설계, 공정 제어, 결함 분석, 그리고 세정까지 걸친 종합 공정이다. 이 책은 그림 1-12의 순서로 진행한다. 원리를 먼저 세우고, 소모품을 이해한 뒤, 실제 막별 공정에 적용하고, 제어·품질을 거쳐, CMP와 짝을 이루는 세정으로 넘어간다.

그림 1-12. CMPBook의 구성. 위 줄은 CMP를 이해하는 데 필요한 원리와 소모품, 아래 줄은 그것을 실제 공정·제어·세정에 적용하는 장들이다.

장	주제	이 장의 질문
02	프레스턴 방정식과 재료 제거	왜 압력×속도에 비례하고, 언제 어긋나는가?
03	운동학과 균일도	회전수 비와 스윕이 반지름별 제거율을 어떻게 정하는가?
04	연마 패드	기공·그루브·경도가 접촉과 슬러리 수송을 어떻게 바꾸는가?
05	패드 컨디셔닝	다이아몬드 디스크가 패드 수명과 균일도를 어떻게 지키는가?
06	슬러리 화학	입자·pH·산화제·방지제가 제거율과 선택비를 어떻게 만드는가?
07	마찰·윤활·온도	마찰 계수와 패드 온도로 공정 상태를 읽을 수 있는가?
08	패턴 의존성과 평탄화	패턴 밀도가 디싱·이로전을 어떻게 결정하는가?
09–11	산화막·STI · 구리 · W·게이트·신소재	막마다 무엇에서 멈추고 무엇이 어려운가?
12–13	종점·제어 · 결함	언제 멈출지 어떻게 알고, 결함은 어디서 오는가?
14–16	세정의 기초 · CMP 후 세정 · 습식·첨단 세정	입자를 어떻게 떼어 내고, 어떻게 마르게 하는가?
17–18	하이브리드 본딩과 미래 · 용어집	nm 리세스 시대의 CMP는 무엇이 다른가?

공정 전체 흐름에서 CMP의 위치를 더 넓게 보고 싶다면 ProcessBook의 CMP 장과 공정 통합 장을, 결함이 수율에 미치는 영향은 YieldBook을, 하이브리드 본딩이 쓰이는 패키징은 PackagingBook을 함께 보면 좋다.

핵심 정리

컨포멀 증착은 아래 굴곡을 위로 전달하므로, 평탄화 없이 배선을 쌓으면 단차가 층마다 누적된다(넓은 패턴에서 대략 $N t_m$).
초점 심도 $\text{DOF}=k_2\lambda/\mathrm{NA}^2$는 첨단 노광에서 약 100 nm이고, 그중 표면 단차에 배정되는 몫은 수십 nm다. 이것이 CMP의 nm 단위 목표의 근원이다.
평탄함은 DP와 평탄화 길이로 잰다. 리플로·SOG·에치백은 국소 평탄화(수 µm~수십 µm)에 그치고, CMP는 수 mm의 평탄화 길이로 전역 평탄화를 한다.
에치백은 도포막의 평탄도와 선택비 $S=1$에 의존해 단차를 남기기 쉽다. 1980년대 중반 IBM이 웨이퍼 연마를 배선 평탄화에 응용했고, 1997년 Cu 다마신으로 CMP가 필수가 되었다.
CMP는 FEOL(STI, RMG), MEOL(W 콘택), BEOL(ILD, Cu 다마신, 층마다 반복), 3D 적층(하이브리드 본딩)에 걸쳐 수십 번 쓰이며, 대부분 선택비가 큰 정지막에서 멈춘다.
프레스턴 식 $\mathrm{RR}=k_pPv$: CP-300의 산화막은 3 psi, 1.75 m/s에서 약 220 nm/min. 헤드와 정반 회전수를 비슷하게 맞추면 상대 속도가 웨이퍼 전체에서 거의 같아진다.
장비는 EFEM + 다중 정반 연마 모듈 + 통합 세정기이며, 건식 투입·건식 배출 원칙에 따라 연마 후 세정 전까지 웨이퍼가 마르지 않게 한다. 처리량은 병목 모듈이 정한다.
핵심 지표는 RR, WIWNU(49점 σ/평균), WTWNU, 디싱, 이로전, 추가 결함, CoO다. CMP 비용에서 슬러리 비중이 가장 크다.

확인 퀴즈

1. ArF 액침 노광기(λ = 193 nm, NA = 1.35, $k_2$ = 1)의 DOF와, 칩 안에 300 nm 단차가 있을 때의 상황으로 가장 알맞은 것은?

DOF = 1 × 193 / 1.35² ≈ 106 nm. 단차 300 nm는 DOF의 약 3배이고, 실제로는 DOF의 일부만 단차에 배정되므로 평탄화 없이는 불가능하다. DOF는 NA의 제곱에 반비례한다.

2. 어떤 공정 후 밀집 배열 안의 선 사이 단차는 사라졌지만, 배열 영역과 1 mm 떨어진 빈 영역 사이에 400 nm 높이 차가 남았다. 이 공정의 평탄화 상태는?

짧은 거리의 굴곡은 없앴지만 밀도가 다른 영역 사이 높이 차가 남았으므로 국소 평탄화다. 평탄화 길이가 영역 크기(약 1 mm)보다 짧다는 뜻이고, SOG·에치백이 이런 결과를 낸다.

3. CP-300의 산화막 공정(3 psi, 약 220 nm/min)에서 회전수와 $k_p$는 그대로 두고 압력만 4.5 psi로 올렸다. 프레스턴 식이 성립한다면 제거율은?

RR = kp·P·v이므로 압력 1.5배 → 제거율 1.5배, 220 × 1.5 = 330 nm/min. 실제로는 고압에서 마찰열·윤활 변화로 선형에서 벗어날 수 있다.

4. 구리 배선을 CMP 없이 만들기 어려웠던 가장 큰 이유는?

구리 할로겐화물은 휘발성이 낮아 건식 식각이 어렵다. 그래서 절연막에 홈을 파고 구리를 채운 다음, 홈 밖 구리와 배리어를 CMP로 제거하는 다마신 공정을 쓴다.

5. 다음 중 CMP 단계와 정지막의 짝이 틀린 것은?

ILD(층간 절연막) 평탄화는 같은 산화막을 깎다가 중간에서 멈춰야 하므로 정지막이 없다. 시간 또는 인시투 두께 측정으로 목표 잔막에서 멈춘다.

6. 연마를 마친 웨이퍼가 세정기로 가기 전에 마르면 안 되는 주된 이유는?

슬러리가 마르면 실리카 입자가 실록산 결합 등으로 표면에 단단히 붙고, Cu 같은 금속은 잔류 약액·공기에 노출되어 부식된다. 그래서 건식 투입·건식 배출 장비는 연마→세정 사이 대기 시간을 관리하고 웨이퍼를 젖은 상태로 유지한다.

7. 49점 측정 결과 평균 제거율 200 nm/min, 표준편차 8 nm/min이었다. WIWNU(1σ)와 CP-300 목표(3 %) 대비 판정은?

WIWNU = σ/평균 × 100 = 8/200 × 100 = 4 %. 목표 3 %를 넘으므로 구역 압력이나 리테이너 링 압력을 조정해야 한다.

8. 정반 3개와 세정 모듈 4개가 직렬인 장비에서 P1 = 70 s, P2 = P3 = 50 s, 세정 모듈 = 50 s, 이송 5 s다. 정상 상태 처리량(WPH)은?

처리량은 병목이 정한다: 3600 / (70 + 5) = 48 WPH. 모든 시간의 합(첫 장 소요 시간)은 지연(latency)일 뿐 처리량을 정하지 않는다. P1 연마를 두 정반에 나누면 병목이 풀린다.

9. Cu CMP 후 10 µm 폭 배선 가운데가 주변 산화막보다 25 nm 낮고, 밀도 50 % 배열 영역 전체가 필드보다 10 nm 낮았다. 옳은 해석은?

넓은 금속 패턴 가운데가 꺼진 것은 디싱(25 nm > 20 nm 목표), 배열 영역 전체가 낮아진 것은 이로전(10 nm ≤ 15 nm 목표)이다.