Chapter 11

텅스텐·게이트·신소재 CMP

구리만 CMP로 깎는 것은 아니다. 트랜지스터와 첫 배선을 잇는 텅스텐 콘택 플러그, 고유전율·금속 게이트를 만드는 대체 금속 게이트(RMG) 공정, 낸드 플래시의 폴리실리콘, 그리고 배선이 10 nm대로 가늘어지면서 구리 자리를 넘보는 코발트·루테늄·몰리브덴까지, 거의 모든 금속과 막이 한 번씩은 CMP를 거친다. 재료는 달라도 원리는 같다. 산화로 표면을 무르게 만들고, 용해·착화로 녹여 보내고, 연마로 긁어 내되, 낮은 곳과 정지막은 부동태로 지킨다. 이 장에서는 그 균형을 재료마다 어떻게 다르게 잡는지 계산해 본다.

W 플러그 CMP에서 H₂O₂·철 촉매(펜톤형)로 W를 WO₃로 산화해 깎는 원리와, 화학 율속·기계 율속이 바뀌는 조건을 설명할 수 있다.
플러그 리세스가 선택비와 정적 식각률, 오버폴리시로 어떻게 정해지는지 계산하고, CVD 심(seam)·키홀이 드러날 확률을 추정할 수 있다.
RMG 공정의 POP CMP와 금속 게이트 CMP가 게이트 높이 예산을 어떻게 나눠 쓰는지 계산할 수 있다.
Co·Ru·Mo 같은 신소재의 부식·갈바닉 위험을 혼성 전위와 푸르베 도표로 판단할 수 있다.
막 조합과 슬러리를 보고 선택비·제거 시간·정지막 손실을 예측하고, 3D NAND 같은 후막 CMP의 평탄화 길이 문제를 설명할 수 있다.

텅스텐 플러그: 왜 W이고 어떻게 생겼나

트랜지스터의 소스·드레인·게이트와 첫 번째 금속 배선 사이에는 지름 수십 nm, 깊이 100 nm 안팎의 콘택(contact)이 수십억 개 뚫려 있다. 이 구멍은 오랫동안 텅스텐(W)으로 채웠다. WF₆를 H₂나 SiH₄로 환원하는 CVD는 좁고 깊은 구멍에도 막이 고르게(등각으로) 자라고, W는 녹는점이 높아 이후 공정 열에 강하며, 실리콘과 직접 닿아도 구리처럼 확산하지 않는다. 다만 WF₆의 불소가 실리콘과 산화막을 공격하므로 구멍 안쪽을 Ti/TiN 라이너(liner, 접착·확산 방지층)로 먼저 감싼다.

등각 성장에는 대가가 있다. 벽에서 자라 들어온 두 막이 가운데서 만나면 그 자리에 심(seam)이 남고, 입구 쪽이 먼저 막히면 속에 길쭉한 빈 공간 키홀(keyhole)이 생긴다. CMP가 표면을 깎아 내려가다 키홀 꼭대기에 닿으면, 슬러리가 그 속으로 들어가 W를 안쪽에서 녹이고 입자가 갇힌다. 콘택 저항이 오르거나 끊기는 불량이 된다.

그림 11-1. W 콘택 플러그의 구조. 라이너(Ti/TiN) 위에 W를 CVD로 채우면 가운데에 심이나 키홀이 남을 수 있다. CMP는 필드의 W와 라이너를 지운 뒤 산화막에서 멈춰야 하는데, 산화막을 너무 깎거나 플러그가 움푹 꺼지면(리세스) 키홀 꼭대기가 열린다.

W CMP의 화학: 펜톤형 산화와 WO₃

W는 단단하고 화학적으로 안정해 그냥 문질러서는 잘 깎이지 않는다. 그래서 산성(pH 약 2–4) 슬러리에 산화제를 넣어 표면을 무른 WO₃ 층으로 바꾸고, 그 층을 실리카·알루미나 연마입자로 긁어 낸다. 산성에서는 WO₃가 잘 녹지 않는 부동태막이라 패드가 닿지 않는 낮은 곳은 보호된다. 초기에는 질산철 Fe(NO₃)₃를 수 wt% 넣은 알루미나 슬러리를 썼고, 지금은 H₂O₂에 소량의 철 이온(또는 표면에 철을 입힌 실리카)을 촉매로 더한 슬러리가 널리 쓰인다. 철은 H₂O₂를 분해해 산화력이 매우 강한 하이드록실 라디칼(•OH)을 만든다. 이것이 펜톤(Fenton) 반응이다.

$$\mathrm{Fe^{2+} + H_2O_2 \rightarrow Fe^{3+} + {}^\bullet OH + OH^-},\qquad \mathrm{W + 6\,Fe^{3+} + 3\,H_2O \rightarrow WO_3 + 6\,Fe^{2+} + 6\,H^+}$$ $$\mathrm{W + 6\,{}^\bullet OH \rightarrow WO_3 + 3\,H_2O}$$

Fe³⁺가 W를 산화하면서 Fe²⁺로 환원되고, Fe²⁺는 H₂O₂와 만나 다시 Fe³⁺와 •OH가 된다. 철은 소모되지 않고 순환하며(촉매), 실제로 소모되는 것은 H₂O₂다. 그래서 철이 들어간 슬러리는 H₂O₂가 저절로 분해되어 포트 라이프(pot life, 혼합 후 쓸 수 있는 시간)가 짧아진다.

그림 11-2. 펜톤형 W 슬러리. 철 이온은 H₂O₂로 재산화되며 순환하고, W는 WO₃로 산화된 뒤 연마입자에 의해 제거된다. 산성에서 WO₃는 잘 녹지 않으므로 패드가 닿지 않는 곳은 보호막으로 남는다.

제거 과정이 "산화막 형성 → 기계적 제거"의 직렬 두 단계라면, 전기 회로의 직렬 저항처럼 느린 쪽이 전체 속도를 정한다. 산화 속도 $r_{\text{ox}}$는 산화제와 촉매 농도에, 기계적 제거 속도 $r_m$은 프레스턴 식처럼 압력과 속도에 비례한다고 두면 다음 식이 된다.

$$\frac{1}{\text{RR}} = \frac{1}{r_{\text{ox}}} + \frac{1}{r_m},\qquad r_{\text{ox}} = k_1[\mathrm{H_2O_2}]\left(1 + \frac{[\mathrm{Fe}]}{F_0}\right),\qquad r_m = k_m\,p\,v,\qquad [\mathrm{H_2O_2}](t) = H_0\,e^{-k_d(1+[\mathrm{Fe}]/F_1)\,t}$$

교육용 값: $k_1$=60 nm/min/wt%, $F_0$=10 ppm, $k_m p v$=150 nm/min/psi(1.75 m/s 기준), $k_d$=0.004 h⁻¹, $F_1$=5 ppm. 낮은 압력에서는 RR이 압력에 비례하고(기계 율속), 높은 압력에서는 $r_{\text{ox}}$에 포화한다(화학 율속).

SIMULATOR

W 제거율: 산화제·철 촉매·압력과 포트 라이프

H₂O₂ 철 촉매 압력

산화 속도 r_ox—

기계 속도 r_m—

W 제거율—

24 h 뒤 제거율—

왼쪽 위: 압력에 따른 RR(실선), 순수 기계 율속(점선), 철이 없을 때(회색). 아래: 혼합 후 시간에 따른 RR(포트 라이프). 오른쪽 위 작은 고리는 Fe³⁺(주황)↔Fe²⁺(청록) 순환으로, 속도는 철과 H₂O₂ 농도에 비례한다. 해볼 것: 철을 늘리면 RR은 오르지만 포트 라이프 곡선이 가파르게 떨어진다. 압력을 올려도 RR이 더 오르지 않는 지점이 화학 율속의 시작이다.

W 플러그 CMP 조건CP-300에서 W CMP는 정반 1에서 W 벌크(약 3 psi, W 약 250–350 nm/min, W : 산화막 약 20–50 : 1), 정반 2에서 라이너·버프(낮은 선택비 슬러리로 TiN 잔류와 플러그 단차 정리), 정반 3에서 산화막 버프 또는 물 연마로 나누는 구성을 가정한다. 철 촉매 슬러리는 사용 직전에 H₂O₂를 섞는 포인트 오브 유스(POU) 혼합으로 포트 라이프 문제를 피한다. 공급 방식은 InfraBook의 케미컬·슬러리 공급을 참고.

플러그 리세스와 오버폴리시

필드의 W와 TiN이 모두 지워지고 산화막이 드러나면, 표면은 넓은 산화막 바다에 작은 W 섬이 박힌 모양이 된다. 이때부터 W 플러그 위는 두 가지 속도로 깎인다. 패드가 닿는 만큼의 기계·화학 제거와, 패드가 닿든 말든 진행되는 정적 식각(SER)이다. 플러그가 산화막보다 빨리 깎이면 움푹 꺼지는 리세스(plug recess)가 생기고, 깊어질수록 패드가 덜 닿아 W 제거가 느려진다. 그래서 리세스는 대개 어떤 값에서 멈추지만, SER이 산화막 제거율보다 크면 오버폴리시 시간에 비례해 끝없이 깊어진다.

$$\frac{d r}{dt} = \text{SER} + R_W\,\max\!\left(0,\,1-\frac{r}{h_c(w)}\right) - R_{\text{ox}},\qquad r_\infty = h_c\left(1 - \frac{R_{\text{ox}}-\text{SER}}{R_W}\right)\quad(\text{SER} \lt R_{\text{ox}})$$

$r$은 플러그 리세스, $R_W$·$R_{\text{ox}}$는 W·산화막의 블랭킷 제거율, $h_c(w)$는 플러그 지름 $w$에서 패드가 휘어 들어가는 깊이(10장과 같이 $12\sqrt{w/\mu\text{m}}$ nm)다. SER ≥ $R_{\text{ox}}$이면 $r$은 $(\text{SER}-R_{\text{ox}})\,t$로 계속 자란다. 키홀 꼭대기 깊이 $d_s$에 $r$ + 산화막 손실이 닿으면 키홀이 열린다.

SIMULATOR

W 플러그 CMP: 리세스·산화막 손실·키홀 노출

W : 산화막 선택비 W 정적 식각률 SER 오버폴리시 키홀 꼭대기 깊이 d_s

종점 시간—

산화막 손실—

리세스 (40 / 100 / 400 nm)—

키홀—

위: 지름 40·100·400 nm 플러그 단면(높이 과장)과 패드. 아래: 시간에 따른 플러그 리세스. W 300 nm/min, TiN은 W의 0.6배, 필드 산화막이 드러나는 순간이 종점이다. 해볼 것: SER을 산화막 제거율(=300/선택비)보다 크게 하면 리세스가 멈추지 않는다. 선택비를 낮추면(버프 슬러리) 리세스는 줄지만 산화막 손실이 늘어 키홀이 위에서부터 가까워진다.

키홀이 드러날지는 공정 산포의 문제다. 키홀 꼭대기 깊이 $d_s$는 CVD 조건과 콘택 모양에 따라, 산화막 손실 $L$과 리세스 $r$은 CMP 균일도에 따라 흩어진다. 셋이 독립인 정규 분포라면 한 콘택이 열릴 확률과 다이 수율은 다음과 같다.

$$P_{\text{open}} = \Pr\big(L + r \ge d_s\big) = Q\!\left(\frac{\mu_s - \mu_L - \mu_r}{\sqrt{\sigma_s^2 + \sigma_L^2 + \sigma_r^2}}\right),\qquad Y_{\text{die}} = e^{-N_c\,P_{\text{open}}}$$

$Q(x)$는 표준 정규 분포의 위쪽 꼬리 확률, $N_c$는 다이당 키홀이 있을 수 있는 콘택 수다. 콘택이 10⁹개 수준이면 $P_{\text{open}}$이 10⁻¹²보다 작아야 하므로, 평균 여유는 표준편차의 7배 이상이 필요하다.

SIMULATOR

키홀 노출 확률: 몬테카를로 vs 해석해

산화막 손실 평균 μ_L 산화막 손실 σ_L 리세스 평균 μ_r (σ 2 nm) 키홀 깊이 평균 μ_s 키홀 깊이 σ_s 다이당 콘택 수

여유 / σ—

콘택당 노출 확률—

MC 표본 (노출/전체)—

다이 수율—

히스토그램은 여유 $m = d_s - (L+r)$의 표본 분포(실시간 누적)와 정규 곡선이다. 0보다 왼쪽(빨강)이 키홀 노출이다. 해볼 것: 몬테카를로로는 10⁻⁵ 아래 확률을 볼 수 없다. 수십억 개 콘택을 가진 칩의 수율은 분포의 먼 꼬리가 정하므로, 해석해(또는 꼬리 외삽)와 함께 봐야 한다.

대체 금속 게이트(RMG)와 게이트 높이 예산

28 nm 세대 전후부터 고유전율 절연막과 금속 게이트(HKMG)가 쓰이면서, 게이트를 만드는 순서가 바뀌었다. 금속 게이트는 소스·드레인 활성화 열처리(약 1000 °C)를 견디기 어렵다. 그래서 먼저 폴리실리콘으로 가짜 게이트(dummy gate)를 만들어 고온 공정을 다 끝낸 뒤, 그 폴리를 파내고 금속을 채운다. 이것이 대체 금속 게이트(RMG, replacement metal gate, gate-last)다. 이 흐름에는 CMP가 여러 번 들어간다.

POP CMP(poly open polish): 가짜 게이트를 덮은 ILD0 산화막을 깎아 게이트 꼭대기의 질화막 하드마스크까지 지우고 폴리 머리를 드러낸다. 산화막·질화막을 비슷한 속도로 깎고 폴리에서 멈추는 슬러리가 필요하다.
금속 게이트 CMP: 폴리를 제거한 홈에 고유전막·일함수 금속(TiN, TiAl 등)과 충전 금속(W 또는 Al)을 채운 뒤, 넘친 금속을 깎아 게이트끼리 분리한다.
SAC 캡 CMP: 게이트 금속을 일부 파내고(리세스) 질화막 캡을 채운 뒤 평탄화한다. 이 캡이 이후 콘택 식각에서 게이트를 지키는 자기 정렬 콘택(SAC) 보호막이 된다.

그림 11-3. 대체 금속 게이트 흐름(개념도, 평면형). 폴리·기판질화막(하드마스크·스페이서·캡)고유전막·일함수 금속충전 금속(W/Al). FinFET에서는 게이트가 핀을 감싸지만 CMP가 하는 일은 같다.

게이트 높이는 "깎을 수 있는 예산"이다. 너무 낮으면 게이트 저항이 오르고 SAC 캡을 넣을 공간이 모자라며, 높이가 다이·웨이퍼마다 흔들리면 트랜지스터 특성(기생 용량, 콘택–게이트 단락 여유)이 함께 흔들린다. 각 CMP 단계의 평균 손실과 산포를 쌓아 최종 분포를 보면 어느 단계를 조여야 할지 보인다.

$$H_{\text{gate}} = H_{\text{poly}} - L_{\text{POP}} - L_{\text{MG}} - R_{\text{recess}},\qquad t_{\text{cap}} = R_{\text{recess}} - L_{\text{cap}},\qquad \sigma_H^2 = \sigma_{\text{POP}}^2 + \sigma_{\text{MG}}^2 + \sigma_{\text{R}}^2$$

SIMULATOR

RMG 게이트 높이 예산 계산기

가짜 폴리 높이 POP 손실 (폴리) 금속 게이트 CMP 손실 게이트 리세스 깊이 캡 CMP 손실 CMP 단계별 산포 1σ

최종 게이트 높이—

SAC 캡 두께—

높이 산포 1σ—

사양 만족률 (H ≥ 50, 캡 ≥ 15 nm)—

위: 공정 단계별 단면(재생하면 ①→⑦ 순서로 바뀐다). 가운데: 높이 예산 폭포 막대. 아래: 몬테카를로 4,000개 게이트의 최종 높이 분포와 사양선(50 nm). 해볼 것: 산포 σ를 2 → 4 nm로 키우면 평균이 같아도 만족률이 크게 떨어진다. 같은 만족률을 지키려면 폴리를 얼마나 더 높게 시작해야 하는가?

폴리실리콘 CMP

폴리실리콘은 RMG의 가짜 게이트 외에도 낸드 플래시의 플로팅 게이트, 콘택·랜딩 플러그, 트렌치 커패시터 등에서 CMP된다. 폴리 슬러리는 대개 pH 10–11의 알칼리 실리카 슬러리다. 알칼리에서 OH⁻가 Si–Si 결합을 공격해 규산염으로 녹이므로 폴리가 빠르게 깎이고, 아민·4차 암모늄 같은 첨가제를 넣으면 폴리 제거율은 더 오르고 산화막·질화막 제거율은 억제되어 폴리 : 산화막 선택비가 50–100 : 1 이상이 된다. 반대로 POP처럼 폴리에서 멈춰야 하는 경우에는 폴리 표면에 흡착해 반응을 막는 비이온성 고분자 첨가제로 폴리 제거율을 낮춘다.

그림 11-4. 폴리실리콘 CMP의 쓰임. (a)(b)는 폴리를 빨리 깎고 산화막·질화막에서 멈추는 높은 선택비 슬러리를, (c)는 반대로 절연막을 깎고 폴리에서 멈추는 역선택비 슬러리를 쓴다. 같은 재료라도 첨가제로 선택비를 뒤집을 수 있다.

신소재: 코발트·루테늄·몰리브덴

배선 폭이 20 nm 아래로 내려가면 구리의 장점이 사라진다. 구리는 배리어(TaN/Ta 수 nm)와 라이너가 꼭 필요한데, 선 폭이 줄어도 배리어 두께는 거의 줄일 수 없어 단면의 상당 부분을 저항 높은 배리어가 차지한다. 게다가 선 폭이 전자의 평균 자유 행로(구리 약 39 nm)보다 작아지면 표면·결정립계 산란으로 비저항이 급격히 오른다. 평균 자유 행로가 짧은 금속(Co 약 10 nm, Ru 약 7 nm, Mo 약 11 nm)은 덩어리 비저항이 구리보다 높아도 가는 선에서는 덜 나빠지고, Ru·Mo는 배리어 없이 쓸 수 있어 오히려 유리해진다. 그래서 첨단 콘택·하부 배선·비아에 Co, Ru, Mo가 들어가고 각각의 CMP가 새로 필요해졌다.

그림 11-5. 선 폭이 줄면 구리는 배리어가 차지하는 면적과 크기 효과 때문에 유효 비저항이 빠르게 오른다. Ru·Co·Mo는 평균 자유 행로가 짧고 배리어를 얇게(또는 없이) 쓸 수 있어 약 10–20 nm 아래에서 역전한다(개념 그래프, 교차점은 공정에 따라 다르다).

금속	덩어리 비저항 (µΩ·cm)	평균 자유 행로	CMP에서의 성질	대표 슬러리 방향
Cu	1.7	약 39 nm	무르고 쉽게 산화·용해. BTA로 보호.	H₂O₂ + 글리신 + BTA, pH 3–7
Co	약 6	약 10 nm	산·중성에서 쉽게 녹는다(부식·갈바닉에 매우 민감). pH 9 이상에서 산화물 부동태.	약알칼리(pH 8–10) + 부식 방지제(아졸계 등), 산화제 소량
Ru	약 7	약 7 nm	귀하고 단단해 잘 안 깎인다. 강한 산화제 필요. 고산화 상태 RuO₄는 휘발성·독성.	과요오드산(KIO₄)·차아염소산 등, 알칼리 쪽에서 RuO₄ 생성 억제
Mo	약 5	약 11 nm	W와 비슷한 화학. 산화물 MoO₃는 W보다 잘 녹아 SER 관리가 중요.	산성 H₂O₂ 계열 + 방지제
W	5.3	약 19 nm	단단함, 산성에서 WO₃ 부동태	H₂O₂ + Fe 촉매, pH 2–4

코발트: 녹기 쉬운 금속

코발트의 표준 환원 전위(−0.28 V vs SHE)는 구리(+0.34 V)보다 훨씬 낮다. 산성·중성 슬러리에서 Co²⁺로 쉽게 녹고, 구리·TiN·Ru 같은 다른 도체와 닿으면 갈바닉 결합의 양극이 되어 더 빨리 녹는다. Co CMP 슬러리가 pH 9 이상의 약알칼리를 쓰는 이유는 그 영역에서 Co(OH)₂·Co₃O₄ 산화막이 표면을 덮어 부동태가 되기 때문이다. Co 라이너·캡을 쓰는 구리 배선에서도 같은 이유로 구리 슬러리의 pH와 방지제를 Co에 맞춰 다시 짜야 한다.

루테늄: 안 녹는 금속과 RuO₄

Ru는 귀금속이라 보통의 H₂O₂ 슬러리로는 거의 깎이지 않는다. 과요오드산칼륨(KIO₄) 같은 강한 산화제로 표면을 RuO₂·RuO₄²⁻ 등으로 바꿔야 한다. 이때 산화가 너무 진행되면 휘발성이 있고 독성이 강한 사산화루테늄(RuO₄)이 생길 수 있다. 산성 쪽에서 잘 생기므로 Ru 슬러리는 대개 pH 8–10에서 산화제 양과 온도를 조절하고, 장비 배기와 작업자 안전을 함께 설계한다. 또 Ru는 Cu보다 훨씬 귀하므로 Ru 라이너 위 Cu는 갈바닉 부식에 취약하다(10장).

갈바닉 결합 계산

두 금속의 부식 전위 $E_{\text{corr},1}$, $E_{\text{corr},2}$와 부식 전류 $i_{\text{corr},j}$를 알면 각 금속의 분극 곡선을 버틀러–볼머 꼴로 쓰고, 연결했을 때 전류 합이 0이 되는 갈바닉 전위 $E_g$를 구할 수 있다.

$$i_j(E) = i_{\text{corr},j}\left[10^{(E-E_{\text{corr},j})/b_a} - 10^{-(E-E_{\text{corr},j})/b_c}\right],\qquad A_1\,i_1(E_g) + A_2\,i_2(E_g) = 0$$

$b_a$=60 mV/dec, $b_c$=120 mV/dec로 두었다. 양극 금속의 용해 전류는 $i_{\text{corr}}\,10^{(E_g-E_{\text{corr}})/b_a}$로 커지고, 음극 금속은 $E_g$가 자기 $E_{\text{corr}}$보다 낮아져 보호된다. 표의 $E_{\text{corr}}$·$i_{\text{corr}}$는 H₂O₂가 든 슬러리에서의 대략적 교육용 값이며 실제 값은 슬러리 조성마다 크게 다르다. 흔히 쓰는 기준은 $|\Delta E_{\text{corr}}|$를 수십 mV 이하로 맞추는 것이다.

SIMULATOR

갈바닉 결합 계산기: Co·Cu·Ru·W·Mo·TiN·Ta

금속 A 금속 B

슬러리 pH

면적비 A_B/A_A 부식 방지제 효율 (Cu·Co)

ΔE_corr (B − A)—

갈바닉 전위 E_g—

양극 금속 · 부식 속도—

가속 배율 (단독 대비)—

곡선: 각 금속의 순 전류 크기 |i(E)| (실선 A, 점선 B, 로그). 꺾인 꼭짓점이 각자의 부식 전위다. 가로선은 결합 후 전위 $E_g$. 해볼 것: Co–Cu를 중성에서 알칼리로 바꾸면 ΔE가 줄고 Co 부식이 크게 준다. Cu–Ru에서 Ru 면적을 키우면 Cu 부식 배율이 커진다. Co에 방지제를 넣으면 Co의 $i_{\text{corr}}$가 줄어 결합 전류가 작아진다.

푸르베 도표로 보는 창

슬러리 설계의 첫걸음은 "이 pH와 산화력에서 금속 표면이 어떤 상태인가"를 아는 것이다. 푸르베 도표(Pourbaix diagram, 전위–pH 도표)는 열역학적으로 안정한 화학종을 전위와 pH 평면에 나눠 그린다. 금속 자체가 안정한 면역(immunity), 산화물·수산화물이 표면을 덮는 부동태(passivation), 이온으로 녹아 나가는 부식(corrosion) 영역으로 나뉜다. CMP가 좋아하는 곳은 대개 부동태와 부식의 경계 부근이다. 패드가 막을 벗기면 빨리 녹고(높은 RR), 그대로 두면 막이 지켜 주는(낮은 SER) 조건이기 때문이다.

$$E = E^0 - \frac{0.0591\,m}{n}\,\mathrm{pH} + \frac{0.0591}{n}\log\frac{[\text{산화형}]}{[\text{환원형}]}\quad(25\,{}^\circ\mathrm{C})$$

$m$은 반응에 참여하는 H⁺ 수, $n$은 전자 수다. 아래 시뮬레이터는 용존 이온 농도 10⁻⁶ M을 경계로 한 단순화 도표이며, 실제 도표에는 착화제·온도·준안정 상에 따라 더 많은 영역이 있다.

SIMULATOR

단순화 푸르베 도표: W · Co · Ru · Cu

금속

슬러리 pH 산화 전위 E (V vs SHE)

—

표면 상태—

안정한 화학종—

물 안정 영역—

회색: 면역, 청록: 부동태(산화물), 주황: 부식(용해), 빨강: 휘발성·독성 산화물(RuO₄). 점선은 물의 안정 영역(위: 산소 발생, 아래: 수소 발생). 해볼 것: W를 pH 3에서 pH 9로 옮기면 WO₃ 부동태에서 WO₄²⁻ 용해로 넘어간다(그래서 W 슬러리는 산성). Co는 pH 9 이상에서만 부동태가 된다. Ru는 강한 산화 전위에서 RuO₄ 영역에 들어간다.

선택비 설계의 일반 원리

재료마다 슬러리가 다르지만, 설계 질문은 늘 같다. 깎을 막은 빨리, 멈출 막은 느리게, 낮은 곳은 녹지 않게. 이것을 네 가지 손잡이의 균형으로 정리할 수 있다.

그림 11-6. 선택비 설계의 네 손잡이. 산화·용해·연마는 제거를 돕고 부동태·억제는 막는다. 선택비는 이 효과가 재료마다 다르게 듣는 데서 생긴다. 예를 들어 세리아 슬러리의 음이온 고분자는 질화막에만 강하게 흡착해 산화막 : 질화막 선택비를 만들고(9장), BTA는 구리에만 막을 만든다(10장).

아래 탐색기에는 대표 슬러리 여덟 종의 재료별 블랭킷 제거율(교육용 대략값)이 들어 있다. 막 조합을 고르고 슬러리를 바꿔 가며, 위층이 다 지워지는 시간, 종점 후 오버폴리시 동안 정지막이 얼마나 깎이는지, 중간층이 남지는 않는지 확인해 보자. 블랭킷 기준이므로 패턴 효과(디싱·이로전)는 빠져 있다.

SIMULATOR

선택비 행렬 탐색기: 막 조합 × 슬러리 → 제거 시간표

막 조합 (위 → 아래) 슬러리 오버폴리시

종점까지—

선택비 (첫 층 : 정지막)—

정지막 손실—

판정—

위: 슬러리(행) × 재료(열) 제거율 히트맵(로그 색, nm/min). 선택한 슬러리 행과 막 조합의 재료 열이 강조된다. 아래: 시간에 따라 막이 깎여 나가는 단면 막대와 남은 두께 그래프. 해볼 것: Co 콘택 막을 W 벌크 슬러리로 깎으면 무슨 일이 생기는가? STI 막에 폴리 슬러리를 쓰면?

3D NAND와 후막 CMP

3D 낸드 플래시는 산화막·질화막(또는 폴리)을 수백 층 쌓은 수 µm 높이의 셀 어레이 옆에, 워드 라인을 하나씩 끌어내는 계단 모양의 스테어케이스(staircase)와 낮은 주변 회로(페리)가 붙어 있다. 그 위를 두꺼운 산화막으로 덮으면 어레이 위와 페리 위의 단차가 수 µm에 이른다. 이것을 평탄화하는 후막 CMP(thick-film CMP)는 일반 ILD CMP보다 깎는 양이 열 배 이상 많고, 단차가 놓인 영역의 폭이 mm 단위라서 패드가 휘어 들어가 낮은 페리 쪽도 함께 깎는다. 패드가 단차를 "다리처럼 건너는" 거리, 즉 평탄화 길이(planarization length)가 성패를 가른다.

그림 11-7. 3D NAND의 후막 CMP(개념도). 두꺼운 산화막이 높은 셀 어레이와 낮은 페리를 함께 덮어 수 µm 단차가 생긴다. 어레이 위를 걷어 내는 동안 페리 쪽 산화막을 덜 깎아야 한다. 어레이 쪽을 미리 식각해 낮추는 역마스크 에치백을 함께 쓰기도 한다.

아래 모델은 패드를 "평탄화 길이 $L_p$로 웨이퍼 높이를 평균한 기준면에서, 그보다 높은 곳을 더 세게 누르는 판"으로 단순화한 것이다. 높은 곳일수록 압력이 커지고, $L_p$가 길수록(단단한 패드, 높은 정반 속도) 넓은 어레이 전체를 높은 곳으로 인식한다.

$$p(x) = \bar p\,\frac{\max\!\big(0,\;1 + [z(x) - (G_{L_p} * z)(x)]/\delta\big)}{\langle\cdot\rangle},\qquad \frac{\partial z}{\partial t} = -k_p\,p(x)\,v$$

$G_{L_p} * z$는 폭 $L_p$인 가우스 커널로 평활한 높이, $\delta$=0.5 µm는 패드 압축 특성 길이, $\langle\cdot\rangle$은 평균 압력을 $\bar p$로 맞추는 정규화다. 평균 제거율은 400 nm/min으로 두었다.

SIMULATOR

후막 CMP: 평탄화 길이와 페리 손실

초기 단차 평탄화 길이 L_p 역마스크 에치백 후 CMP

연마 시간—

남은 단차 (최대−최소)—

페리 산화막 손실—

회색 점선: 초기 표면, 실선: 현재 표면, 아래 막대: 국소 압력. 단차(최대−최소)가 50 nm 아래로 내려가면 멈춘다. 해볼 것: 평탄화 길이를 1 mm로 줄이면 어레이 가장자리만 깎이고 가운데가 늦게 내려와 오래 걸리며 페리 손실이 커진다. 에치백을 켜면 가장자리에 남은 뿔(horn)만 깎으면 되어 시간과 손실이 함께 준다.

후막 CMP의 장비 부하CP-300의 산화막 기준 조건(3 psi, 약 220 nm/min)으로 3 µm 단차를 평탄화하려면 페리 손실까지 합쳐 수 µm를 깎아야 해 정반 하나에서 10분이 넘게 걸린다. 처리량 60 WPH의 정반 시간 예산(약 60 초)과는 자릿수가 다르다. 그래서 후막 CMP는 제거율이 높은 슬러리(세리아 계열, 높은 압력)를 쓰고, 세 정반에 같은 단계를 나눠 싣거나, 에치백으로 깎을 양 자체를 줄인다. 패드 수명과 슬러리 소비도 일반 ILD 공정의 여러 배가 된다.

핵심 정리

W 플러그는 Ti/TiN 라이너 위에 CVD로 채우며, 등각 성장 때문에 심·키홀이 남을 수 있다. CMP는 필드의 W·TiN을 지우고 산화막에서 멈춘다.
W 슬러리는 산성(pH 2–4)에서 H₂O₂ + 철 촉매(펜톤형)로 W를 WO₃로 산화하고 연마입자로 긁는다. 직렬 모델 $1/\text{RR} = 1/r_{\text{ox}} + 1/r_m$으로 보면 저압은 기계 율속, 고압은 화학 율속이다. 철은 H₂O₂ 분해를 촉진해 포트 라이프를 줄인다.
플러그 리세스는 $h_c(1-(R_{\text{ox}}-\text{SER})/R_W)$에서 멈추지만, SER이 산화막 제거율보다 크면 오버폴리시에 비례해 자란다. 산화막 손실 + 리세스가 키홀 깊이에 닿으면 키홀이 열리며, 수십억 개 콘택에서는 분포의 먼 꼬리(7σ 이상)가 수율을 정한다.
RMG는 가짜 폴리 게이트를 POP CMP로 열고, 금속을 채운 뒤 금속 게이트 CMP로 분리하고, 리세스 후 SAC 캡을 CMP한다. 각 단계 손실의 평균과 산포가 게이트 높이 예산을 나눠 쓴다.
폴리 CMP는 알칼리 실리카 + 아민계 첨가제로 폴리 : 산화막 선택비를 크게 하고, POP처럼 폴리에서 멈출 때는 흡착성 고분자로 선택비를 뒤집는다.
10–20 nm 이하 배선에서는 배리어 면적과 크기 효과 때문에 Co·Ru·Mo가 Cu를 대체한다. Co는 산·중성에서 잘 녹고 갈바닉 양극이 되기 쉬워 약알칼리 + 방지제를, Ru는 강한 산화제(KIO₄ 등)와 RuO₄ 생성 억제를 요구한다.
선택비는 산화·용해/착화·연마 대 부동태/억제의 균형이 재료마다 다르게 듣는 데서 나온다. 푸르베 도표의 부동태–부식 경계, 혼성 전위로 본 갈바닉 결합이 설계의 출발점이다.
3D NAND 후막 CMP는 mm 폭의 µm 단차를 다룬다. 평탄화 길이가 짧으면 페리까지 깎여 손실과 시간이 커진다. 에치백과 고제거율 슬러리로 부담을 나눈다.

확인 퀴즈

1. W CMP 슬러리를 주로 산성(pH 2–4)으로 쓰는 가장 큰 이유는?

푸르베 도표에서 W는 pH 약 4 아래에서 WO₃ 부동태, 그 위에서 텅스텐산 이온(WO₄²⁻)으로 녹는 영역이다. 산성에서는 높은 곳만 긁혀 제거되고 낮은 곳은 막이 지켜 주므로 RR ≫ SER이 된다.

2. 직렬 모델 $1/\text{RR} = 1/r_{\text{ox}} + 1/r_m$에서 압력을 두 배로 올렸는데 W 제거율이 거의 변하지 않았다. 가장 효과적인 다음 조치는?

압력에 반응하지 않는다는 것은 $r_m \gg r_{\text{ox}}$인 화학 율속 영역이라는 뜻이다. 기계 쪽(압력·속도·입자)을 키워도 소용없고 산화 속도를 키워야 한다. 단, 철을 늘리면 포트 라이프가 줄어든다.

3. W 정적 식각률(SER)이 10 nm/min, 산화막 제거율이 6 nm/min인 버프 조건에서 오버폴리시를 60 초 늘렸다. 플러그 리세스는?

SER이 산화막 제거율보다 크면 패드가 닿지 않아도 플러그가 산화막보다 빨리 내려간다. 리세스 증가 속도는 SER − $R_{\text{ox}}$ = 4 nm/min이므로 1분이면 약 4 nm다.

4. 콘택 10⁹개를 가진 다이에서 키홀 노출로 인한 수율 손실을 1 % 이하로 하려면 콘택당 노출 확률은 대략 얼마 이하여야 하는가?

$Y = e^{-N P} \ge 0.99$이면 $NP \le 0.01$, $P \le 10^{-11}$이다. 정규 분포에서 이는 평균 여유가 약 6.7σ 이상이라는 뜻이다.

5. RMG 공정에서 POP CMP의 역할로 옳은 것은?

POP(poly open polish)는 폴리를 제거할 수 있도록 폴리 윗면을 여는 단계다. 산화막·질화막을 비슷한 속도로 깎고 폴리에서 멈추는 슬러리가 필요하며, 여기서의 폴리 손실이 게이트 높이 예산의 첫 소비다.

6. Co 배선을 Cu와 함께 노출시키는 CMP에서 Co 부식을 줄이는 방향으로 가장 알맞은 것은?

Co는 산·중성에서 Co²⁺로 녹고, Cu보다 부식 전위가 낮아 갈바닉 양극이 된다. pH 9 이상에서는 Co 산화물·수산화물이 부동태막을 만들어 $i_{\text{corr}}$와 ΔE가 줄어든다. 음극(Cu) 면적을 키우면 오히려 나빠진다.

7. Ru CMP 슬러리를 설계할 때 강한 산화제를 쓰면서도 주의해야 하는 안전 문제는?

Ru는 매우 높은 산화 전위에서 RuO₄로 산화되며, 이는 휘발성이 있고 독성이 강하다. 산성 쪽에서 잘 생기므로 알칼리 pH에서 산화제 양을 조절하고 배기를 설계한다.

8. 3D NAND 후막 CMP에서 패드의 평탄화 길이가 셀 어레이 폭보다 훨씬 짧으면 어떤 일이 일어나는가?

평탄화 길이가 짧으면 패드는 넓은 어레이 가운데를 "평평한 높은 땅"으로, 페리를 "평평한 낮은 땅"으로 각각 따라가며 둘 다 비슷한 압력으로 깎는다. 단차가 줄어드는 것은 가장자리에서뿐이라 시간이 길어지고 페리 손실이 커진다.