웨이퍼에서 나온 칩 중 일부는 반드시 결함을 품고 있다. 그 칩을 몇 초 안에, 몇 센트로 골라내지 못하면 결함은 스마트폰 안에서, 자동차 안에서, 데이터센터 안에서 드러난다. 이 교과서는 테스트 장비(ATE)가 전압과 타이밍을 다루는 법에서 시작해, 칩 안에 테스트를 심는 설계(DFT·BIST), 측정 한계와 가드밴드, 번인과 빈 분류를 거쳐, 테스트 한 번의 값을 계산하는 데까지 간다.
이 교과서를 끝내면 아래 숫자가 어디서 나오는지, 서로 어떻게 얽혀 있는지 설명할 수 있게 됩니다.
테스트는 공정이 만든 결함을 전기 신호로 찾아내고, 그 결과를 두 방향으로 보냅니다. 불량의 지도는 수율 분석으로, 좋은 다이는 패키지로.
수율과 커버리지만으로 출하 불량률이 정해진다. 99%면 충분할까? 슬라이더를 움직여 보세요. 자세한 내용은 1장에서.
이 책은 가상의 모바일 SoC TB-7의 테스트 계획서를 처음부터 끝까지 채워 갑니다. 장마다 결정을 하나씩 더합니다.
커버리지, 번인 시간, 가드밴드, 사이트 수. 손잡이는 많고 목표는 셋이다. 50 DPPM, 수율, 개당 테스트 비용을 동시에 맞추는 테스트 계획을 직접 짜 보자. 자동차·데이터센터·저가 IoT 미션도 기다린다.
1장은 테스트의 언어, 2~4장은 장비와 접촉, 5~8장은 칩 안에 심는 테스트, 9~10장은 측정과 한계, 11~12장은 스크리닝과 분류, 13~15장은 비용과 흐름입니다. 각 장은 개념 → 그림 → 수식 → 시뮬레이터 → TB-7 계획 → 퀴즈 순서로 구성됩니다.
목적에 따라 이렇게 읽어 보세요.
테스트는 공정과 패키징 사이, 그리고 수율 분석의 출발점에 있습니다.