Chapter 04

DC·파라메트릭 테스트

탐침이 패드에 닿았다(3장). 이제 무엇부터 잴까. 수천만 개의 스캔 패턴을 붓기 전에 테스터는 먼저 몇 가지를 조용히 확인한다. 핀이 정말 닿았는가, 핀끼리 붙어 있지는 않은가, 전원을 넣어도 타지 않는가, 입력이 전류를 새지 않는가, 출력이 규격 전압을 내는가, 그리고 아무것도 하지 않을 때 칩이 얼마의 전류를 먹는가. 이 장은 이런 DC·파라메트릭 테스트(DC parametric test)를 다룬다. 시간은 수십 ms에 불과하지만, 이 단계가 장비와 다이를 지키고 접촉 상태를 감시하며, 논리 테스트로는 보이지 않는 결함(브리지, 누설)을 전류로 잡아낸다.

DC 테스트를 연속성 → 누설 → 출력 레벨 → 전원 전류 순서로 하는 이유를 설명한다.
ESD 보호 다이오드를 이용한 연속성 테스트로 오픈·쇼트·핀 간 단락을 판정한다.
입력 누설(IIL·IIH·IOZ)과 출력 레벨(VOH·VOL)의 측정 조건과 판정을 이해한다.
IDDQ 테스트가 브리지 결함을 정지 전류로 잡는 원리와 벡터별 전류 시그니처를 읽는다.
미세 공정에서 절대 IDDQ가 판별력을 잃는 이유와 ΔIDDQ·온도 보정의 효과를 정량화한다.
PMU의 측정 범위·정착 시간·평균 횟수가 정확도와 테스트 시간을 어떻게 맞바꾸는지 계산한다.

DC 테스트의 순서

2장에서 본 테스터의 PMU(Parametric measurement unit)는 전압을 걸고 전류를 재거나(FVMI, force voltage measure current), 전류를 흘리고 전압을 잰다(FIMV). DC 테스트는 이 두 동작의 조합이다. 무엇을 먼저 재는지에는 분명한 이유가 있다.

DC 블록의 순서. 상자 폭은 시간에 대략 비례한다. 연속성과 전원 단락은 다이에 정상 전원을 넣기 전에 끝난다. 시간의 대부분은 큰 디커플링 용량을 단 전원을 정착시키며 재는 전류 측정이 차지한다. 첫 실패에서 멈추므로 여기서 걸린 다이는 비싼 스캔·메모리 테스트를 받지 않는다.

첫째 이유는 보호다. 탐침이 닿지 않은 핀에 전압을 걸면 PMU가 전압 한계까지 치솟고, 전원 핀이 접지와 단락된 다이에 코어 전압을 걸면 DPS가 최대 전류를 쏟아 탐침이 녹거나 패드가 탈 수 있다. 탐침 하나가 견디는 전류는 1 A 안팎이다(3장). 그래서 정상 전원을 넣기 전에 작은 전류로 접촉과 단락을 먼저 본다. 둘째는 측정의 전제다. 누설이 큰 핀이 있으면 그 전류가 전원 전류 측정에 섞이고, 접촉 저항이 높으면 출력 전압 측정이 틀어진다. 셋째는 시간이다. 양산 프로그램은 첫 실패에서 멈추므로(stop on first fail) 불량 다이가 자주 걸리는 싸고 빠른 항목을 앞에 둘수록 평균 테스트 시간이 준다.

항목	방식	대표 조건	대표 판정	잡는 것
연속성 (오픈·쇼트)	FIMV	신호 핀에 −100 µA, 나머지 0 V	−0.2 ~ −0.8 V	탐침 비접촉, 본딩·범프 오픈, 핀 단락
전원 단락	DPS FVMI	0.1~0.3 V, 전류 제한	규정 전류 이하	전원–접지 브리지, 금속 잔류물
입력 누설 IIL / IIH	FVMI	입력에 0 V / VDDIO	\|I\| ≤ 수 µA	게이트 산화막·접합·ESD 손상
고임피던스 누설 IOZ	FVMI	출력을 끈 상태로 0 V / VDDIO	\|I\| ≤ 수 µA	출력단 트랜지스터 누설, 제어 불량
출력 레벨 VOH / VOL	FIMV	IOH / IOL 부하(예: ∓4 mA)	VOH ≥ VDDIO − 0.45 V, VOL ≤ 0.45 V	약한 드라이버, 저항성 비아
전원 전류 IDD	DPS FVMI	정지·대기·동작 상태별	제품 규격	과다 누설, 전력 이상
IDDQ	DPS FVMI	벡터마다 정지 상태에서	절대 한계 또는 ΔIDDQ 한계	브리지, 게이트 산화막 단락, 플로팅 노드

연속성 테스트: ESD 다이오드로 접촉을 본다

칩의 거의 모든 신호 패드에는 정전기 방전(ESD)에서 회로를 지키는 ESD 보호 다이오드(ESD protection diode)가 두 개 달려 있다. 하나는 패드에서 VDD로(패드 전압이 VDD보다 높아지면 켜짐), 하나는 VSS에서 패드로(패드 전압이 VSS보다 낮아지면 켜짐) 놓인다. 연속성 테스트(Continuity test, open/short test)는 이 다이오드를 일부러 켜 본다. 전원을 모두 0 V로 둔 채 신호 핀에 −100 µA를 흘리면 전류는 VSS 쪽 다이오드를 순방향으로 지나고, 핀 전압은 다이오드 순방향 전압인 약 −0.6~−0.7 V가 된다.

연속성 테스트. 모든 전원을 0 V로 묶고 신호 핀에 −100 µA를 흘리면 VSS 쪽 ESD 다이오드가 켜져 핀 전압이 약 −0.65 V가 된다. 탐침이 닿지 않았거나 패드가 끊기면 전류가 갈 곳이 없어 PMU가 전압 한계(클램프, 예: −2 V)에 붙고, 핀이 접지나 이웃 핀과 붙어 있으면 거의 0 V가 나온다. +100 µA를 흘리면 VDD 쪽 다이오드를 같은 방식으로 본다.

판정은 전압의 창이다. 대개 −0.2 V와 −0.8 V 사이면 합격이다. −0.8 V보다 더 음이면 오픈이다. 전류가 흐를 길이 없어 PMU가 자신의 전압 클램프까지 간다. 접촉 저항이 수 kΩ으로 높아도 $IR$만큼 더 음이 되어 걸린다. −0.2 V보다 0에 가까우면 쇼트다. 핀이 접지에 붙어 있거나, 0 V로 묶인 이웃 핀과 붙어 있다.

$$V_{\mathrm{pin}} = -\left[\,n V_T \ln\!\left(1 + \frac{I_F}{I_S}\right) + I_F\,(R_{\mathrm{contact}} + R_{\mathrm{ESD}})\right]$$

$I_F$ = 100 µA, $nV_T$ ≈ 30~40 mV, $I_S$: 다이오드 포화 전류. 다이오드 전압은 전류에 로그로만 변하므로 전류를 10배 바꿔도 약 80 mV만 변한다. 판정 창이 넓어도 되는 이유다.

여기에는 함정이 하나 있다. 시간을 아끼려고 모든 신호 핀에 동시에 −100 µA를 흘리면(병렬 연속성), 서로 붙은 두 신호 핀은 각각 다이오드 하나씩을 통해 정상 전압을 낸다. 둘 다 같은 전류를 같은 방향으로 흘리고 있으니 둘 사이에 전류가 흐르지 않는다. 그래서 핀 간 단락을 잡으려면 이웃 핀을 0 V로 붙든 채 한 핀씩 재거나, 짝수 핀·홀수 핀을 번갈아 재는 식으로 이웃끼리 다른 조건을 만들어 준다. 아래 시뮬레이터에서 직접 확인하자.

GAME

연속성 테스트: 결함 핀을 찾아라

인가 전류

측정 방식

선택한 핀—

측정 전압—

판정—

측정 횟수 · 시간—

찾은 결함 핀—

해볼 것: ① 신호 핀(회색 원)을 하나씩 눌러 −100 µA를 흘려 보자. 오른쪽에 그 핀의 전류–전압 곡선과 동작점이 나온다. 숨은 결함은 칩마다 4~6개다. ② "모든 핀 동시"로 바꾸고 아무 핀이나 누르면 한 번에 전부 재지만, 이웃끼리 붙은 핀 쌍은 정상으로 보인다. ③ 어떤 결함은 −100 µA로는 보이지 않고 +100 µA에서만 드러난다(VDD 쪽 다이오드 손상). 두 극성을 모두 써서 결함을 모두 찾아보자. ④ "정답 공개"로 결함 종류를 확인하자. 측정 한 번은 약 0.5 ms로 쳤다. (다이오드 nV_T = 35 mV, 순방향 전압 약 0.62~0.68 V, PMU 클램프 ±2 V, 단락 저항 20 Ω, 고저항 접촉 2.5 kΩ으로 둔 모델. VDD·VSS 표시 핀은 전원 핀이라 재지 않는다.)

연속성 테스트의 결과는 판정 이상의 정보를 준다. 매 터치다운마다 재는 핀 전압의 분포는 접촉 저항의 감시 신호다. 정상 핀의 전압이 조금씩 더 음으로 밀려 가면 탐침 끝이 오염되고 있다는 뜻이고, 이것이 3장에서 말한 "접촉 저항 추이로 정하는 클리닝"의 데이터가 된다. 특정 사이트의 특정 핀만 자주 오픈으로 걸리면 그 탐침이나 테스터 채널을 의심한다. 연속성 불량은 웨이퍼 맵에서 빈 2로 기록된다.

입력 누설 IIL·IIH와 고임피던스 누설

CMOS 입력은 트랜지스터의 게이트이므로 이상적으로는 전류가 흐르지 않는다. 실제로는 ESD 다이오드의 역방향 누설, 게이트 산화막의 터널링, 입력 버퍼 주변 접합의 누설이 합쳐져 nA 수준의 전류가 흐른다. 결함이 있으면 이것이 µA~mA로 커진다. 입력 누설 테스트(Input leakage test)는 입력 핀에 0 V를 걸어 흘러나오는 전류 $I_{IL}$과 VDDIO를 걸어 흘러 들어가는 전류 $I_{IH}$를 잰다.

입력 누설의 경로. 패드에 VDDIO를 걸면 VSS 쪽 ESD 다이오드의 역방향 누설과 게이트 누설이 VSS로, 0 V를 걸면 VDDIO 쪽 경로로 전류가 샌다. 풀업·풀다운 저항이 켜진 핀은 수십 µA가 정상이므로 저항을 끄고 재거나 한계를 따로 둔다.

측정 방식은 FVMI다. PMU가 전압을 걸고 흐르는 전류를 재는데, 수 µA를 1% 이하로 재려면 낮은 전류 범위를 써야 하고, 낮은 범위일수록 정착에 시간이 걸린다(8절). 입력과 출력을 겸하는 양방향 핀, 그리고 출력을 고임피던스(tri-state)로 끌 수 있는 핀은 출력 드라이버를 끈 상태에서 같은 측정을 한다. 이것이 IOZ(High-impedance output leakage)다. 출력 트랜지스터가 덜 꺼지거나 출력 제어 회로가 잘못되면 IOZ가 커진다.

핀이 수백 개면 하나씩 재는 시간이 문제다. 두 가지 해법이 있다. 하나는 핀마다 작은 PMU를 단 PPMU(Per-pin PMU)로 모든 핀을 동시에 재는 것이다. 다른 하나는 공유 PMU 한 개에 핀 여러 개를 묶어 한 번에 재는 묶음 측정(Ganged measurement)이다. 묶음의 합이 한계 안이면 그 묶음 전체가 합격이고, 넘으면 그때만 하나씩 다시 잰다. 불량률이 낮으면 평균 시간이 크게 준다. 다만 묶음 측정은 각 핀의 한계를 묶음 합으로 바꾸는 것이므로, 한 핀이 조금 새는 것을 다른 핀들의 작은 누설이 가릴 수 있다.

왜 누설을 재는가. 입력 누설 불량의 원인은 대개 게이트 산화막의 미세한 결함이나 ESD 손상이다. 지금은 µA라도 현장에서 전압·온도 스트레스를 받으면 커지는 잠재 결함인 경우가 많다. 그래서 누설 한계는 회로가 동작하는 데 필요한 값보다 훨씬 엄격하게 잡고, 웨이퍼 맵에서는 빈 3으로 따로 기록해 공정(YieldBook)에 되돌린다. 누설 불량과 신뢰성의 관계는 11장에서 다시 다룬다.

출력 레벨 VOH·VOL

출력 핀은 규정 부하 전류를 흘리면서도 정해진 전압을 유지해야 한다. 출력을 Low로 두고 $I_{OL}$(예: 4 mA)을 밀어 넣었을 때의 전압이 $V_{OL}$, High로 두고 $I_{OH}$를 뽑아냈을 때의 전압이 $V_{OH}$다. 1.8 V CMOS I/O라면 대략 $V_{OL} \le 0.45$ V, $V_{OH} \ge V_{DDIO} - 0.45$ V가 기준이다. 측정은 FIMV다. PMU가 부하 전류를 강제하고 핀 전압을 읽는다.

VOL 측정. 출력을 Low로 두면 NMOS가 켜져 있고, PMU가 강제한 $I_{OL}$이 NMOS로 흘러 든다. 출력 전압은 NMOS 특성 곡선과 강제 전류의 교점이다. NMOS의 핑거 일부가 끊기거나 비아가 저항성이면 곡선이 눕고(점선) 교점이 한계를 넘는다.

작은 $V_{OUT}$에서 켜진 트랜지스터는 저항처럼 동작하므로 $V_{OL} \approx I_{OL}R_{on}$이다. 4 mA에서 0.45 V면 $R_{on}$ 한계는 약 110 Ω이다. 측정 경로의 접촉 저항도 같은 전류를 흘리므로 그대로 더해진다. 접촉 저항 1 Ω이면 4 mA에서 4 mV, 5 Ω이면 20 mV다. 정밀한 측정은 전류를 흘리는 선과 전압을 읽는 선을 따로 두는 켈빈 측정(Kelvin, 4-wire)으로 이 오차를 없앤다. 하지만 탐침이 수천 개인 웨이퍼 테스트에서는 모든 핀을 켈빈으로 만들 수 없으므로 접촉 저항을 낮게 관리하는 것이 더 현실적이다.

SIMULATOR

VOH·VOL 부하선

출력 상태

구동 세기

부하 전류 접촉 저항 약한 드라이버 (핑거 일부 단선) 켈빈(4선) 측정

실제 핀 전압—

측정값—

R_on—

판정 (여유)—

해볼 것: ① 부하 전류를 올리면 동작점이 곡선을 따라 오른쪽으로 가다가 VOL 한계(빨간 선)를 넘는다. 구동 세기 4 mA 설정의 규격 전류는 4 mA다. ② "약한 드라이버"를 켜면 같은 4 mA에서 전압이 크게 올라 불합격이 된다. 기능 테스트(느린 속도)는 통과할 수 있는 결함이다. ③ 접촉 저항을 10 Ω으로 올리면 측정값(속이 빈 점)이 실제 값보다 커진다. 12 mA 설정에서는 이 오차만으로 판정이 바뀔 수 있다. 켈빈 측정을 켜 비교하자. ④ High로 바꾸면 PMOS가 VDDIO에서 전류를 내보내는 VOH 측정이 된다. (제곱 법칙 MOSFET, VDDIO 1.8 V, |V_T| 0.5 V, 공칭 드라이버는 규격 전류에서 약 0.25 V 강하, 약한 드라이버는 β가 35%로 준 모델.)

전원 전류: 정적, 동적, 대기

전원 핀이 끌어가는 전류는 칩 전체의 건강 상태를 한 숫자로 보여 준다. 테스터의 DPS(2장)가 전압을 걸고 전류를 잰다. 상태에 따라 세 가지로 나눈다.

동적 전류(Dynamic IDD): 클록이 돌며 노드가 충·방전될 때의 전류. 대략 $I_{dyn} = \alpha C_{sw} V_{DD} f$이다. TB-7의 코어는 스캔 시프트나 최고 속도 동작에서 수 A~10 A에 이른다.
정적 전류(Static IDD): 클록을 멈추고 모든 노드가 안정된 뒤의 전류. 트랜지스터의 누설(서브문턱, 게이트, 접합)의 합이다. 결함이 없다면 회로가 어떤 상태에 있든 거의 같다.
대기 전류(Standby IDD): 전원 게이팅으로 블록을 끈 저전력 상태의 전류. 모바일 제품의 배터리 수명을 직접 정하므로 규격이 엄격하다. TB-7의 대기 누설은 상온에서 코어 전체 약 30 mA다.

전원 전류의 세 얼굴. 동작 중의 전류는 수 A로 크게 출렁이고, 클록을 멈춘 정지 상태에서는 누설만 남는다. IDDQ는 이 정지 구간에서 전류가 충분히 가라앉은 뒤에 잰다. 오른쪽: 누설은 온도에 지수적으로 늘어 척 온도가 몇 °C만 흔들려도 측정값이 10% 넘게 변한다.

누설의 온도 의존성은 측정의 함정이다. 서브문턱 누설은 대략 15 °C 오를 때마다 두 배가 된다. 척 온도가 ±1 °C로 제어되어도 테스트 중 칩의 자체 발열이 국부 온도를 몇 °C 올리고, 그만큼 측정값이 흔들린다.

$$I_{\mathrm{leak}}(T) \approx I_{\mathrm{leak}}(T_0)\cdot 2^{(T-T_0)/\Delta T_{2\times}}, \qquad \Delta T_{2\times}\approx 15\ ^\circ\mathrm{C}$$

TB-7의 대기 누설 30 mA(25 °C)는 85 °C에서 약 $30\times2^{4} \approx 480$ mA가 된다. 온칩 온도 센서 12개(8장)로 실제 다이 온도를 읽어 보정할 수 있다.

전원 전류 측정의 시간은 대부분 정착에 쓰인다. 전원 경로에는 로드보드와 프로브 카드의 디커플링 커패시터가 수십~수백 µF 달려 있고, 다이 안에도 수백 nF의 용량이 있다. 상태를 바꾼 뒤 이 용량이 새 전압으로 안정되고 DPS의 측정 범위를 낮은 쪽으로 바꾸는 데 수 ms가 걸린다. 그래서 TB-7의 DC 블록 50 ms 가운데 절반 이상이 전원 전류 측정이다.

IDDQ 테스트: 브리지가 정지 전류를 키운다

정적 CMOS 회로는 정지 상태에서 VDD에서 VSS로 가는 직류 경로가 없다. 각 게이트의 풀업(PMOS)과 풀다운(NMOS) 가운데 한쪽만 켜져 있기 때문이다. 그런데 두 노드 사이에 금속 찌꺼기가 다리를 놓은 브리지 결함(Bridging defect)이 있고, 어떤 입력 벡터가 한 노드를 1로, 다른 노드를 0으로 몰면, VDD → 켜진 PMOS → 브리지 → 켜진 NMOS → VSS의 경로가 생긴다. 이 정지 전류를 재는 것이 IDDQ 테스트(Quiescent supply current test)다.

브리지와 정지 전류. 브리지로 이어진 두 노드가 같은 값이면 전류가 흐르지 않고, 반대 값이면 VDD에서 VSS로 직류가 흐른다. 그래서 벡터마다 IDDQ를 재면 브리지를 "활성화"하는 벡터에서만 전류가 계단처럼 뛴다. 결함이 없는 다이는 벡터와 무관하게 거의 평평하다.

IDDQ가 강력한 이유는 관측이 필요 없다는 데 있다. 고착 폴트 테스트(5장)는 결함의 효과를 출력까지 전파시켜야 하지만, IDDQ는 결함을 활성화하기만 하면 전원 핀에서 전류로 보인다. 브리지 저항이 커서 논리 값을 뒤집지 못하는 결함(저항성 브리지), 게이트 산화막 단락, 플로팅 게이트처럼 논리 테스트로는 잡기 어려운 결함이 정지 전류로 드러난다. 1990년대 0.35 µm 시절에는 정상 다이의 정지 전류가 수 nA~µA였으므로 결함이 만드는 수십~수백 µA가 몇 자릿수 위로 튀어 한계 하나로 깨끗이 갈렸다.

$$I_{DDQ}^{\,\mathrm{defect}} = \frac{V_{DD}}{R_{on,p} + R_b + R_{on,n}} \approx \frac{0.75\ \mathrm{V}}{1\sim 100\ \mathrm{k\Omega}} \approx 7.5\sim 750\ \mu\mathrm{A}$$

IDDQ 측정은 느리다. 벡터를 넣고 클록을 멈춘 뒤 전류가 가라앉기를 기다려야 하고(수백 µs~ms), 측정 범위가 낮아야 하기 때문이다. 그래서 수만 개의 스캔 패턴 가운데 브리지 활성화 확률이 높은 벡터 10~50개만 골라 IDDQ 벡터로 쓴다. 각 벡터의 측정값을 따로 남기면 아래와 같은 전류 시그니처(Current signature)를 얻는다.

SIMULATOR

벡터별 IDDQ와 전류 시그니처

공정

보기

선택한 다이—

최대 IDDQ—

ΔIDDQ (최대 − 최소)—

절대 한계 판정—

Δ 한계 판정—

24개 다이 집계—

해볼 것: ① 위쪽 다이 24개 가운데 하나를 누르면 아래에 그 다이의 IDDQ 20벡터가 막대로 나온다. 5 nm에서는 절대값 막대가 모두 30 mA 안팎이라 눈으로 구별되지 않는다. ② "ΔIDDQ"로 바꾸면 각 다이의 중앙값을 뺀 차이가 µA 단위로 보이고, 브리지 다이는 특정 벡터에서만 계단처럼 튄다. ③ "정렬"은 벡터를 전류 순으로 늘어놓은 시그니처다. 계단이 있으면 활성화되는 결함, 매끈하면 정상이다. ④ "0.35 µm"로 바꾸면 배경 누설이 µA 아래라 절대값만으로도 결함이 뚜렷하다. ⑤ "정답 공개"로 확인하자. 모든 벡터에서 똑같이 전류를 더하는 결함(전원형 누설 경로)은 Δ로는 보이지 않는다. (5 nm: 다이 누설 로그정규 중앙값 30 mA·σ 0.3, 벡터별 상태 의존 변동 0.05%, 측정 잡음 5 µA, 절대 한계 60 mA, Δ 한계 100 µA. 결함 전류는 50 µA~1 mA로 둔 모델.)

미세 공정에서 IDDQ의 한계와 ΔIDDQ

공정이 미세해지며 트랜지스터의 문턱 전압이 낮아지고 게이트 산화막이 얇아지자 정상 다이의 누설이 폭발적으로 늘었다. TB-7은 1.5억 게이트에서 상온 약 30 mA를 흘린다. 더 나쁜 것은 다이마다의 편차다. 문턱 전압이 수십 mV만 달라도 서브문턱 누설은 몇 배씩 달라지므로, 정상 다이들의 IDDQ가 로그정규 분포로 몇 배에 걸쳐 퍼진다. 여기에 온도 흔들림이 겹친다. 결함 하나가 더하는 100 µA는 30 mA의 0.3%에 불과해 정상 분포의 폭(수십 %) 속에 완전히 묻힌다.

판별력의 상실. 결함이 만드는 전류는 공정 세대와 상관없이 비슷하지만 정상 다이의 바탕 누설은 4~5 자릿수 커졌다. 바탕이 결함 전류보다 크고 다이마다 크게 흔들리면 절대 한계는 과잉 불량과 유출 사이에서 어느 쪽도 고를 수 없다.

대안은 같은 다이 안에서 비교하는 것이다. 바탕 누설은 다이마다 다르지만 한 다이 안에서는 벡터가 바뀌어도 거의 일정하다(상태 의존 변동이 0.1% 이하). 반면 브리지는 특정 벡터에서만 켜진다. 그러므로 벡터 간 차이를 보면 바탕이 상쇄된다.

$$\Delta I_{DDQ} = \max_v I_{DDQ}(v) - \min_v I_{DDQ}(v), \qquad r = \frac{\max_v I_{DDQ}(v)}{\min_v I_{DDQ}(v)}$$

$v$: IDDQ 벡터. 정상 다이는 ΔIDDQ가 측정 잡음과 상태 의존 변동 수준(수십 µA)이고, 활성화되는 브리지가 있으면 그 전류만큼 커진다. 비율 $r$를 쓰는 current ratio 방식도 같은 생각이다.

또 하나의 보정이 온도다. 절대값을 쓸 때 다이 온도의 흔들림이 분포 폭을 넓히므로, 온칩 센서로 읽은 온도로 측정값을 기준 온도에 환산한다. 이웃 다이의 IDDQ로 기대값을 예측해 차이를 보는 nearest-neighbor residual 방식도 쓴다(웨이퍼 위의 공정 편차는 공간적으로 완만하기 때문이다). 이 생각은 12장의 DPAT·이웃 기반 이상치 검출로 이어진다. 다만 ΔIDDQ도 만능이 아니다. 모든 벡터에서 똑같이 전류를 더하는 결함(전원과 접지 사이의 약한 누설 경로)은 차이에서 사라지므로 절대값 한계를 느슨하게 함께 둔다.

SIMULATOR

IDDQ 분포와 임계값: 과잉 불량 대 유출

공정

판정 지표

임계값 다이 온도 흔들림 (σ)

온칩 센서로 온도 보정

과잉 불량 (정상 중)—

유출 (결함 중)—

결함 검출률—

남는 결함 DPPM 기여—

해볼 것: ① 0.35 µm에서 임계값을 두 봉우리 사이에 두면 과잉 불량과 유출이 모두 거의 0이다. ② 5 nm로 바꾸면 정상(초록)과 결함(빨강)이 완전히 겹친다. "최적 임계값"을 눌러도 결함 대부분이 빠져나가거나 정상 다이를 대거 버려야 한다. ③ 온도 보정을 켜면 분포가 조금 좁아지지만 공정 편차가 남아 여전히 겹친다. ④ 지표를 ΔIDDQ로 바꾸면 바탕 누설이 상쇄되어 두 분포가 다시 갈린다. 남는 유출은 결함 전류가 아주 작은 다이다. (다이 3,000개, 결함 다이 3%, 결함 전류 로그정규 중앙값 200 µA·σ 1.0, 바탕 누설 로그정규 σ 0.35, 온도 계수 15 °C당 2배, 센서 오차 0.5 °C, 벡터 20개. 최적은 유출 하나를 과잉 불량 10개만큼 무겁게 쳐서 고른다. 세로축은 제곱근 눈금.)

TB-7에서 절대 IDDQ 한계는 판별력이 없다. 정상 다이가 약 20~45 mA에 퍼지는데 결함은 0.05~1 mA를 더할 뿐이다. 그래서 TB-7은 IDDQ 벡터 20개의 ΔIDDQ에 한계를 두고, 절대값은 온도 보정을 거친 뒤 웨이퍼 단위 통계로 이상치만 거르는 데 쓴다. 이 이상치 기준이 12장의 DPAT로 이어진다.

측정 정착 시간과 정확도

PMU로 작은 전류를 재는 것은 생각보다 느리다. PMU는 측정 범위마다 전류를 전압으로 바꾸는 감지 저항 $R_s$를 바꿔 끼운다. 1 µA 범위라면 1 µA가 1 V가 되도록 약 1 MΩ이다. 핀에는 탐침, 배선, 패드, ESD 구조를 합친 수십~수백 pF의 용량 $C$가 붙어 있다. 전압을 걸면 이 용량이 $R_s$를 통해 충전되며, 그 충전 전류가 누설 전류 위에 얹혀 지수적으로 사라진다.

정착. 전압을 건 직후의 전류는 용량을 채우는 전류다. 시정수 $\tau = R_sC$의 몇 배를 기다려야 누설만 남는다. 0.1% 오차까지 가라앉으려면 약 7τ가 필요하다. 1 MΩ × 100 pF면 τ = 100 µs, 7τ = 0.7 ms다.

$$I(t) = I_{\mathrm{leak}} + \frac{V}{R_s}\,e^{-t/\tau}, \qquad \tau = (R_s \parallel R_{\mathrm{leak}})\,C, \qquad \sigma_{\mathrm{meas}} \approx \frac{\epsilon\,I_{\mathrm{FS}}}{\sqrt{N}}$$

$I_{\mathrm{FS}}$: 측정 범위 전체 눈금, $\epsilon$: 범위 대비 잡음(예: 0.05%), $N$: 평균한 표본 수(표본당 약 10 µs)

맞바꿈은 셋이다. 범위를 높이면 $R_s$가 작아져 빨리 정착하지만 잡음과 분해능이 범위에 비례해 나빠진다. 1 mA 범위의 잡음 0.5 µA로는 0.3 µA 누설을 잴 수 없다. 범위를 낮추면 정확하지만 느리다. 평균을 늘리면 잡음이 $\sqrt N$으로 줄지만 시간이 $N$에 비례해 는다. 그리고 공유 PMU 하나로 핀 256개를 하나씩 재면 이 모든 시간이 256배가 된다. 핀마다 PMU를 단 PPMU가 웨이퍼 테스트의 표준이 된 이유다. PPMU는 정밀도가 공유 PMU보다 약간 낮지만 모든 핀을 동시에 잰다.

SIMULATOR

PMU 정착 시간과 측정 오차

측정 범위

대기 시간 평균 표본 수 부하 용량

시정수 τ—

측정값 (실제 0.30 µA)—

오차—

측정 1회 시간—

핀 256개 × IIL·IIH—

해볼 것: ① 1 µA 범위, 대기 200 µs에서 측정값이 실제보다 크다. 충전 전류가 덜 빠졌기 때문이다. 대기 시간을 늘려 오차가 1% 아래로 내려가는 지점을 찾자. ② 1 mA 범위로 바꾸면 τ가 1,000배 짧아져 즉시 정착하지만, 잡음(옅은 띠)이 0.3 µA보다 커서 측정값이 엉망이 된다. "다시 측정"을 몇 번 눌러 보자. ③ 10 µA 범위에서 평균을 64번 하면 어떤가? ④ 아래 줄의 총시간을 보자. 같은 측정이라도 공유 PMU 직렬이면 PPMU 병렬의 수백 배다. (FV 1.8 V, 누설 0.30 µA(R_leak = 6 MΩ), R_s = 1 V / 범위, 잡음 0.05% FS/√N, 표본 간격 10 µs, 범위 전환 0.2 ms로 둔 모델.)

마지막으로 DC 블록 전체를 시간 예산으로 보자. 아래 시뮬레이터는 TB-7 한 사이트의 DC 블록을 항목별로 쌓는다. 테스터 구조(공유 PMU 직렬, 묶음 측정, PPMU 병렬)와 IDDQ 벡터 수를 바꿔 50 ms 목표를 맞춰 보자.

SIMULATOR

DC 블록 시간 예산

측정 구조

IDDQ 벡터 수 IDDQ 정착 시간 전원 전류 정착

DC 블록 합계—

터치다운 4 s 대비—

웨이퍼당 DC 비용—

목표 50 ms—

해볼 것: ① PPMU 병렬 기본값에서 합계가 50 ms 안팎임을 확인하자. 가장 큰 덩어리는 IDDQ와 전원 전류 정착이다. ② "공유 PMU 직렬"로 바꾸면 핀마다 재는 항목(연속성·누설·출력 레벨)이 폭발해 1초에 가까워진다. ③ "묶음"은 누설만 32핀씩 묶어 크게 줄이지만, 연속성과 출력 레벨은 묶을 수 없다. ④ IDDQ 벡터를 50개로 늘리면 브리지 활성화 확률은 오르지만 시간이 선형으로 는다. (신호 핀 256개, 출력 가능 핀 100개, 연속성 측정 0.3 ms(직렬)·병렬은 짝/홀 × 두 극성, 누설 측정 1 ms, 출력 레벨 0.5 ms, 전원 단락 2 ms, 릴레이 전환 직렬 10 ms·PPMU 4 ms, 데이터 기록 5 ms. 웨이퍼당 201 터치다운, $0.07/s.)

DC 블록 50 ms는 터치다운 4 s의 약 1.2%다. 작은 비중이지만, 이 50 ms가 장비를 지키고 접촉을 감시하며 스캔이 놓치는 결함을 전류로 걸러 낸다. 다음 장부터는 남은 3.9 s의 대부분을 차지하는 논리 테스트로 넘어간다. 먼저 무엇을 테스트할지를 정하는 폴트 모델이다(5장).

TB-7 TEST PLAN테스트 계획서 · 4장

연속성 → 누설 → 전원 전류, ΔIDDQ와 온도 보정, DC 블록 약 50 ms

TB-7의 웨이퍼 테스트는 탐침이 닿으면 가장 먼저 신호 핀 약 256개의 연속성을 PPMU로 잰다. −100 µA와 +100 µA 두 극성으로 VSS·VDD 쪽 ESD 다이오드를 모두 확인하고, 핀 간 단락을 놓치지 않도록 짝수·홀수 핀을 번갈아 잰다. 그다음 전류를 제한한 채 전원 단락을 확인하고, 입력 누설(IIL·IIH)과 IOZ, VOH·VOL을 잰 뒤, 마지막으로 전원 전류와 IDDQ를 잰다. 매 터치다운의 연속성 전압은 3장의 클리닝 판단에 쓰는 접촉 저항 감시 데이터로 저장한다.

5 nm 공정의 바탕 누설이 상온 약 30 mA이고 다이마다 로그정규로 ±수십 % 퍼지므로, 결함이 더하는 0.05~1 mA는 절대 IDDQ 한계로 가려낼 수 없다. TB-7은 IDDQ 벡터 20개를 재 ΔIDDQ(최대 − 최소)에 약 100 µA 한계를 두고, 절대값은 온칩 온도 센서로 25 °C에 환산한 뒤 웨이퍼 통계의 이상치만 거른다. 전체 DC 블록은 약 50 ms다.

이 장의 결정순서: 연속성(양극성, 짝/홀) → 전원 단락 → 누설·IOZ → VOH·VOL → IDD·IDDQ. IDDQ는 ΔIDDQ(20벡터) + 온도 보정한 절대값의 통계적 이상치. DC 블록 약 50 ms, PPMU 병렬.

근거 숫자바탕 30 mA, σ_ln ≈ 0.35 → 정상 범위 약 20~45 mA. 브리지 0.75 V / (1~100 kΩ) ≈ 7.5~750 µA. 7τ = 7 × 1 MΩ × 100 pF ≈ 0.7 ms. 50 ms / 4 s ≈ 1.2%.

남은 문제DC 테스트는 논리 기능을 거의 보지 않는다. 1.5억 게이트의 결함을 어떤 모델로 정의하고 몇 %를 잡아야 하는가(5장).

핵심 정리

DC 테스트는 연속성 → 전원 단락 → 누설 → 출력 레벨 → 전원 전류 순서로 한다. 장비·다이 보호, 측정의 전제 조건, 첫 실패 정지에 따른 시간 절약이 이유다.
연속성은 −100 µA로 ESD 다이오드를 켜 −0.2~−0.8 V면 합격이다. 오픈은 클램프 전압, 쇼트는 약 0 V로 나온다. 모든 핀을 동시에 재면 핀 간 단락을 놓친다.
입력 누설 IIL·IIH와 IOZ는 FVMI로 수 µA 한계를 본다. 묶음 측정과 PPMU가 시간을 줄인다.
VOL ≈ I_OL·R_on이다. 약한 드라이버와 저항성 경로가 걸리며, 접촉 저항은 측정값에 I·R_c 오차를 더한다(켈빈 측정으로 제거).
IDDQ는 브리지를 활성화한 벡터에서 VDD→VSS 정지 전류로 결함을 본다. 관측이 필요 없어 논리 테스트가 놓치는 저항성 결함을 잡는다.
미세 공정에서는 바탕 누설과 그 편차가 결함 전류를 압도해 절대 IDDQ가 판별력을 잃는다. ΔIDDQ·전류 비율·온도 보정·이웃 비교로 같은 다이(또는 이웃) 안에서 비교한다.
작은 전류 측정은 τ = R_s·C의 약 7배를 기다려야 정확하다. 범위·대기·평균은 정확도와 시간의 맞바꿈이며, PPMU 병렬이 핀 수만큼의 시간을 없앤다.

확인 퀴즈

연속성 테스트에서 한 핀에 −100 µA를 흘렸더니 −2.0 V(PMU 클램프)가 나왔다. 가장 그럴듯한 원인은?

전류가 흐를 길이 없으면 PMU는 전류를 맞추려고 전압을 한계까지 올린다. 단락은 반대로 약 0 V가 나오고, 정상 다이오드는 약 −0.65 V다.

모든 신호 핀에 동시에 −100 µA를 흘리는 병렬 연속성 테스트가 놓치는 결함은?

붙은 두 핀이 같은 전류를 같은 방향으로 흘리면 둘 사이에 전위차가 없어 각자 다이오드 전압을 정상으로 낸다. 이웃 핀을 0 V로 붙들거나 짝/홀을 번갈아 재야 드러난다.

TB-7의 정상 다이 IDDQ는 약 20~45 mA에 퍼지고, 브리지 결함은 0.2 mA를 더한다. 가장 효과적인 판정은?

바탕 누설은 다이마다 크게 다르지만 한 다이 안에서는 벡터와 무관하게 거의 일정하다. 브리지는 특정 벡터에서만 켜지므로 최대−최소 차이에 0.2 mA가 그대로 드러난다. 절대 한계 25 mA는 정상 다이 대부분을 버린다.

시뮬레이터와 같은 누설 저항 6 MΩ에서 1 µA 범위(R_s = 1 MΩ)로 부하 용량 200 pF인 핀의 누설을 0.1% 정확도로 재려면 보수적으로 대략 얼마를 기다려야 하는가?

이 모델의 정착 시정수는 $\tau=(R_s\parallel R_{leak})C=(1\,\mathrm{M\Omega}\parallel6\,\mathrm{M\Omega})\,200\,\mathrm{pF}\approx171\,\mu\mathrm{s}$다. 0.1% 잔류까지는 $-\tau\ln(0.001)\approx1.18\,\mathrm{ms}$가 필요하므로 약 1.4 ms는 충분하다. 이는 누설 저항을 무시한 $R_sC$ 근사(7τ≈1.4 ms)를 써도 되는 보수적 대기 시간이다.