Chapter 03

프로브 카드·로드보드·핸들러

2장의 테스터는 피코초 단위로 엣지를 놓고 마이크로암페어를 잰다. 그러나 그 신호가 다이에 닿으려면 케이블, 포고핀, 로드보드, 프로브 카드, 탐침, 그리고 산화막이 덮인 패드를 지나야 한다. 이 마지막 몇 센티미터가 측정의 정확도를 갉아먹고, 접촉이 나쁘면 멀쩡한 다이를 불량으로 만들며, 웨이퍼 한 장을 재는 데 드는 시간과 돈의 상당 부분을 정한다. 이 장은 테스트 셀의 인터페이스(Test interface)를 다룬다. 웨이퍼 테스트의 프로브 카드와 프로버, 파이널 테스트의 핸들러와 소켓, 그 사이의 로드보드다.

테스터 핀에서 패드까지의 접촉 계층과 단계마다 붙는 기생 저항·인덕턴스·용량을 설명한다.
캔틸레버·수직형·MEMS 프로브 카드의 구조와 피치·핀 수·수명의 맞바꿈을 비교한다.
오버드라이브가 접촉력·스크럽·접촉 저항·패드 손상을 어떻게 함께 바꾸는지 계산한다.
멀티 사이트 배열과 가장자리 부분 터치다운이 웨이퍼 테스트 시간에 주는 영향을 구한다.
접촉 저항 추이로 클리닝 주기를 정하고, 로드보드의 반사를 임피던스 정합으로 줄인다.
핸들러 종류와 인덱스 시간이 파이널 테스트 처리량(UPH)과 개당 비용을 정하는 방식을 익힌다.

접촉의 계층: 테스터 핀에서 패드까지

테스터의 핀 일렉트로닉스가 만든 신호는 다이에 곧바로 닿지 않는다. 테스트 헤드 안의 동축 배선을 지나 포고 타워(Pogo tower)의 스프링 핀으로 건너가고, 웨이퍼 테스트라면 프로브 카드(Probe card)의 인쇄 회로 기판(PCB), 파이널 테스트라면 로드보드(Load board, DUT board)를 지난다. 프로브 카드 안에서는 PCB의 굵은 피치(약 1 mm)를 다이의 가는 피치(수십~150 µm)로 바꿔 주는 스페이스 트랜스포머(Space transformer)를 거치고, 마지막으로 머리카락보다 가는 탐침(Probe, needle)이 패드나 범프를 누른다. 파이널 테스트에서는 탐침 대신 소켓(Socket)의 스프링 핀이 패키지의 솔더 볼을 누른다.

각 단계는 전기적으로 완벽하지 않다. 배선은 길이에 비례하는 지연과 손실을, 스프링 핀과 탐침은 인덕턴스를, 패드와 비아는 용량을, 접촉면은 저항을 더한다. 이 기생 성분들은 세 가지 방식으로 테스트를 해친다. 첫째, DC 측정의 오차다. 접촉 저항 1 Ω에 출력 전류 8 mA가 흐르면 8 mV의 전압 강하가 생기고, 코어 전원 10 A가 0.01 Ω을 지나면 100 mV가 떨어진다. 코어 공칭 0.75 V인 TB-7에서 100 mV는 13%다. 둘째, AC 신호의 왜곡이다. 임피던스가 바뀌는 곳마다 반사가 생기고, 인덕턴스와 용량이 만드는 공진이 엣지를 무디게 한다. 셋째, 전원 잡음이다. 스캔 시프트처럼 수많은 플립플롭이 한꺼번에 뒤집히면 전류가 수 A씩 출렁이고, 전원 경로의 인덕턴스 $L$이 $L\,dI/dt$만큼 전압을 흔든다.

접촉의 계층. 왼쪽은 수직형 프로브 카드로 범프를 누르는 웨이퍼 테스트의 단면, 오른쪽은 신호 한 가닥이 단계마다 얻는 대표 기생 성분이다. 값은 구조와 길이에 따라 몇 배씩 달라지는 대략값이다. 테스터 사양서의 정확도는 대개 포고핀 바로 앞까지만 보장된다. 그 아래는 인터페이스 설계자의 몫이다.

그래서 테스트 엔지니어는 테스터의 정확도와 다이에서 본 정확도를 구분한다. 테스터는 자기 출력 단자에서 ±100 ps, ±0.1%를 보장하지만, 그 신호가 프로브 카드를 지나면 지연이 수 ns 붙고 상승 시간이 늘어난다. 지연 자체는 일정하므로 디임베딩(De-embedding)이나 타이밍 보정(Timing calibration, deskew)으로 빼 줄 수 있다. 빼 줄 수 없는 것은 접촉마다 달라지는 저항, 터치다운마다 달라지는 정렬, 온도와 시간에 따라 변하는 오염이다. 이 장의 대부분은 이 '변하는 것들'을 다룬다.

전원 탐침은 많이, 짧게. 탐침 한 개가 안전하게 흘릴 수 있는 전류(current carrying capacity, CCC)는 수직형 기준 약 0.5~1 A다. TB-7의 코어는 스캔 중 최대 약 10 A를 끌어가므로 전원·접지 탐침이 각각 수십 개로는 모자라고, 전압 강하와 인덕턴스를 함께 줄이려면 수백~천 개가 필요하다. TB-7의 웨이퍼 접촉 약 2,800개 가운데 상당수가 전원·접지 범프인 이유다. 디커플링 커패시터도 스페이스 트랜스포머 위, 탐침에 최대한 가깝게 둔다.

프로브 카드의 종류

프로브 카드는 다이의 패드 배치와 똑같은 배치로 탐침을 붙든 판이다. 제품이 바뀌면 카드도 바뀌므로 테스트 셀에서 가장 제품 의존적인 부품이고, 고핀 제품에서는 한 장에 수만~수십만 달러에 이른다. 탐침을 어떻게 만들고 어떻게 붙드느냐에 따라 크게 세 갈래로 나뉜다.

세 가지 프로브 카드. 캔틸레버는 비스듬한 바늘이 휘면서 패드를 긁는다. 수직형은 위아래 가이드판의 구멍을 살짝 어긋나게 뚫어 탐침이 정해진 방향으로 휘게(버클링) 하고, MEMS 카드는 반도체 공정으로 스프링 모양 탐침을 한꺼번에 찍어 낸다. 요즘의 수직형 카드는 탐침 자체를 MEMS 공정으로 만드는 경우가 많아 두 갈래의 경계가 흐리다.

캔틸레버 카드(Cantilever probe card)는 가장 오래된 형태다. 텅스텐이나 레늄-텅스텐 바늘을 에폭시 고리에 하나씩 심어, 끝이 비스듬히 다이 쪽으로 내려오게 한다. 만들기 쉽고 싸지만 바늘이 옆으로 누워 있어서 다이 가장자리의 1~2열 패드에만 닿을 수 있고, 바늘이 길어(수 mm~수십 mm) 인덕턴스가 크다. 바늘이 휘면서 끝이 앞으로 미끄러지므로 스크럽이 길어 산화막을 잘 뚫지만 패드 손상도 크다.

수직형 카드(Vertical probe card)는 탐침을 다이 면에 수직으로 세운다. 위·아래 두 장의 세라믹 가이드판에 구멍을 뚫고 탐침을 꿰는데, 두 구멍을 약간 어긋나게 해 눌렸을 때 탐침이 한 방향으로 휘도록(버클링) 한다. 탐침을 면 전체에 깔 수 있으므로 플립칩 범프처럼 면 배열 패드에 맞고, 탐침이 짧아 인덕턴스가 작으며 스크럽이 짧다. 탐침 하나가 망가지면 그것만 갈아 끼울 수 있다는 것도 장점이다.

MEMS 카드(MEMS probe card)는 포토리소그래피와 도금으로 탐침을 찍어 낸다. 모양과 힘이 탐침마다 거의 같고, 피치를 수십 µm까지 줄일 수 있으며, 수만~수십만 개를 한 판에 올려 300 mm 웨이퍼 전체를 한 번에 누르는 카드(DRAM 테스트)도 있다. 기판의 열팽창 계수를 실리콘과 맞춰 고온·저온에서도 정렬이 덜 틀어진다.

항목	캔틸레버	수직형	MEMS
패드 배치	주변 1~2열	면 배열	면 배열·주변 모두
최소 피치	~40 µm (엇갈림 2열 시 더 좁게)	~80~150 µm	~40~60 µm
카드당 핀 수	수백~약 2,000	수천~수만	수만~수십만
탐침당 접촉력 (OD 75 µm 부근)	~5~8 gf	~2~5 gf	~1~4 gf
스크럽 길이	~15~30 µm	~5~10 µm	~3~10 µm
탐침 인덕턴스	~5~15 nH	~0.5~2 nH	~0.3~1 nH
수명 (터치다운)	~50만~100만 (재정비 포함)	~50만~100만 이상 (핀 교체)	~100만 이상
대표 용도	저핀 로직·아날로그, 주변 패드	플립칩 SoC, 고속 I/O	메모리 다수 사이트, 미세 피치

TB-7은 플립칩 범프가 면 배열로 깔린 다이이므로 캔틸레버는 처음부터 후보가 아니다. 다이 면적 81 mm²에 접촉 약 2,800개를 고르게 깔면 한 접촉이 차지하는 면적은 약 0.029 mm², 피치로는 약 170 µm다. 실제로는 전원 범프가 가운데에 몰리고 신호 범프가 바깥에 몰려 최소 피치가 약 150 µm가 된다. 4사이트를 동시에 재므로 카드 한 장의 탐침 수는 2,800 × 4 = 11,200개다. 이 정도면 MEMS 공정으로 만든 수직형 탐침이 표준적인 선택이다.

수직형 프로브 카드 둘러보기

가이드판 보이기 PCB·스페이스 트랜스포머 보이기

사이트 배열2 × 2

탐침 (그림은 축소)11,200

현재 오버드라이브0 µm

해볼 것: ① 마우스로 돌려 보며 위·아래 가이드판의 구멍이 어긋나 있어 탐침이 한쪽으로 휘는 구조를 확인하자. ② "터치다운"을 누르면 척이 올라와 웨이퍼의 범프가 탐침을 누르고, 탐침이 휘며 오버드라이브가 75 µm까지 늘어난다. ③ PCB를 숨기면 2 × 2 사이트가 이웃한 네 다이를 동시에 덮는 모습이 보인다. (실제 탐침 11,200개 대신 사이트당 8 × 8개만 그린 축소 모형이다. 치수 비율도 보기 좋게 과장했다.)

오버드라이브·스크럽·접촉 저항

알루미늄 패드는 공기 중에서 수 nm 두께의 자연 산화막(Al₂O₃)으로 덮인다. 솔더 범프(SnAg)도 주석 산화막으로 덮인다. 산화막은 절연체이므로 탐침이 그냥 닿기만 하면 접촉 저항이 수십 Ω~수 kΩ으로 높고 불안정하다. 그래서 척은 탐침이 처음 닿는 높이(첫 접촉(First touch))보다 더 올라간다. 이 추가 이동량이 오버드라이브(Overdrive, OD)다. 탐침은 OD만큼 눌리며 스프링처럼 힘을 내고, 캔틸레버나 휘어진 수직 탐침은 끝이 옆으로 미끄러지며 산화막을 긁어낸다. 이 미끄러짐이 스크럽(Scrub)이고 패드에 남는 자국이 프로브 마크(Probe mark)다.

산화막 뚫기. 척이 OD만큼 더 올라가면 탐침 끝이 앞으로 미끄러지며 산화막을 긁고, 밀려난 알루미늄이 홈 끝에 쌓인다. 홈이 너무 깊으면 Al이 뚫려 아래의 low-k 막에 균열이 가고, 마크가 너무 크면 와이어 본딩·범핑이 그 자리에서 실패한다. 범프는 꼭대기가 평평하게 눌리는데, 눌림이 크면 플립칩 접합 높이가 들쭉날쭉해진다.

탐침은 대략 선형 스프링이다. 접촉력은 OD에 비례하고, 스크럽 길이도 OD에 거의 비례한다.

$$F = k\,\delta_{\mathrm{OD}}, \qquad s \approx c_s\,\delta_{\mathrm{OD}}$$

$F$: 탐침 하나의 접촉력(gf, 1 gf ≈ 9.8 mN), $k$: 탐침 스프링 상수(캔틸레버 ~0.08 gf/µm, 수직형 ~0.045 gf/µm), $\delta_{\mathrm{OD}}$: 오버드라이브, $s$: 스크럽 길이, $c_s$: 구조가 정하는 비율(캔틸레버 ~0.3, 수직형 ~0.1)

접촉 저항은 세 성분의 합으로 생각한다. 탐침 몸통의 저항, 실제로 금속끼리 닿은 작은 점들(a-spot)로 전류가 몰리며 생기는 수축 저항(Constriction resistance), 그리고 남은 막을 지나는 막 저항(Film resistance)이다. 홀름(Holm)의 접촉 이론에 따르면 접촉 반지름 $a$는 힘에 따라 커지므로 수축 저항은 대략 $F^{-1/2}$로 준다.

$$R_c = R_{\mathrm{probe}} + \frac{\rho}{2a} + R_f, \qquad a \approx \sqrt{\frac{F}{\pi H}}$$

$\rho$: 접촉 금속의 비저항, $H$: 무른 쪽 금속의 경도, $R_f$: 산화막·오염막 저항(막이 뚫리면 급격히 작아진다)

결과는 문턱이 있는 곡선이다. OD가 작으면 막이 남아 저항이 높고 들쭉날쭉하다. 어떤 OD를 넘으면 막이 뚫리며 저항이 1 Ω 아래로 뚝 떨어지고, 그 뒤로는 천천히 준다. 막을 뚫는 데는 힘과 스크럽이 함께 필요하므로 스크럽이 짧은 수직형은 더 큰 OD가 필요하다. 반대로 OD가 너무 크면 접촉력과 스크럽이 커져 패드가 상하고 탐침도 빨리 닳는다. 게다가 탐침 11,200개의 끝 높이는 똑같지 않다. 카드의 평탄도(Planarity)가 ±10 µm면 가장 짧은 탐침은 가장 긴 탐침보다 20 µm 덜 눌린다. 그래서 OD는 "가장 덜 눌린 탐침도 막을 뚫을 만큼, 가장 많이 눌린 탐침도 패드를 해치지 않을 만큼"의 창 안에서 고른다.

SIMULATOR

오버드라이브와 접촉 저항

오버드라이브 카드 평탄도 (±)

탐침 종류

접촉 대상

접촉력 (탐침당)—

스크럽 길이—

접촉 저항 (중앙값)—

1 Ω 넘는 탐침—

패드 상태—

카드 전체 힘 (11,200핀)—

해볼 것: ① OD를 0에서 천천히 올려 보자. 처음에는 산화막 때문에 저항이 수십 Ω이다가 어느 OD에서 뚝 떨어진다. 오른쪽 그래프의 점은 평탄도 때문에 서로 다르게 눌린 탐침 40개다. ② 수직형과 캔틸레버를 바꿔 보면 캔틸레버는 스크럽이 길어 더 작은 OD에서 막을 뚫지만 패드 손상 경고가 일찍 뜬다. ③ 평탄도를 ±25 µm로 나쁘게 하면 OD 창이 좁아지거나 사라진다. "OD 창 찾기"는 모든 탐침이 1 Ω 아래이면서 패드가 상하지 않는 OD 범위를 칠한다. ④ 카드 전체 힘을 보자. 탐침 11,200개 × 수 gf는 수십 kgf로, 프로버의 척과 카드가 휘지 않게 버텨야 하는 하중이다. (선형 스프링, 막 파괴 확률을 힘과 스크럽의 로지스틱 함수로 둔 교육용 모델. 계수는 대표값 수준으로 맞췄다.)

TB-7의 카드는 OD 약 75 µm로 운용한다. 수직형 탐침 하나에 약 3.4 gf, 스크럽 약 8 µm, 막이 뚫린 뒤의 접촉 저항은 약 0.3~0.5 Ω이다. 카드 평탄도 ±10 µm를 감안해도 가장 덜 눌린 탐침이 55 µm 이상 눌려 막을 뚫는다. 이 저항을 1 Ω 아래로 유지하는 것이 운용의 목표이고, 시간이 지나며 이 값이 어떻게 올라가는지는 프로브 카드 정비에서 다룬다.

범프 프로빙의 특수성. 범프를 누를 때는 산화막 외에도 범프 자체가 무르다는 점을 고려한다. SnAg 범프는 탐침에 쉽게 눌려 꼭대기가 평평해지고, 주석이 탐침 끝에 묻어 오염이 빨리 쌓인다. 알루미늄 패드보다 클리닝을 자주 해야 하는 이유다. 범프 높이의 편차(수 µm)도 평탄도처럼 OD 창을 줄인다. 범프를 만들기 전에 패드 상태에서 먼저 재는 흐름(범핑 전 프로빙)을 쓰면 반대로 패드 손상이 범프 접합 불량으로 이어질 수 있다.

프로버: 정렬, 온도, 스테핑

프로버(Wafer prober)는 웨이퍼를 카세트에서 꺼내 척에 올리고, 다이를 탐침 아래로 정확히 데려와 들어 올렸다 내리는 기계다. 장비 자체의 원리는 단순하지만 요구 정밀도가 높다. 패드 크기가 수십 µm이고 탐침 수가 만 개가 넘으므로, 위치 오차는 ±2 µm 안팎, 높이 오차는 수 µm 안이어야 한다.

프로버의 구조와 열 정렬. 상향 카메라가 탐침 끝을, 하향 카메라가 웨이퍼의 정렬 표지와 패드를 찍어 두 좌표계를 맞춘다. 척을 고온으로 올리면 카드도 데워져 늘어나는데, 카드와 실리콘의 열팽창 계수가 다르면 카드 바깥쪽 탐침일수록 패드에서 벗어난다.

정렬이 끝나면 프로버는 웨이퍼 맵을 따라 다이 간격만큼 이동(스테핑(Stepping, index))하고, 척을 올려 터치다운하고, 테스트가 끝나면 내려 다음 자리로 간다. 한 번의 스텝과 터치다운에 드는 기계 시간은 약 0.3~0.5 s다. 터치다운 수가 수백 번이므로 이 시간도 무시할 수 없다. 웨이퍼 교체와 정렬에는 장당 약 1분이 든다.

척은 온도를 제어한다. 양산 테스트는 보통 상온, 고온(85~125 °C), 저온(−40 °C 안팎) 가운데 일부를 고르며, 척의 범위는 대략 −40~150 °C다. 저온에서는 결로를 막으려고 건조 공기나 질소로 프로버 안을 채운다. 온도가 바뀌면 탐침과 패드의 상대 위치가 바뀐다.

$$\Delta x \approx (\alpha_{\mathrm{card}} - \alpha_{\mathrm{Si}})\,L\,\Delta T$$

$\alpha$: 열팽창 계수(Si ≈ 2.6 ppm/K), $L$: 카드 중심에서 탐침까지 거리, $\Delta T$: 정렬 온도와 측정 온도의 차

예를 들어 4사이트 카드의 바깥 탐침은 중심에서 약 $L = 13$ mm 떨어져 있다(다이 9 mm × 2개의 대각선 절반). 열팽창 계수 차가 5 ppm/K이고 100 K를 올리면 $\Delta x \approx 5\times10^{-6}\times 13\,\mathrm{mm}\times 100 \approx 6.5$ µm다. 범프 지름이 약 80 µm이므로 치명적이지는 않지만, 스크럽까지 더하면 탐침이 범프 꼭대기를 벗어나 옆면을 긁기 시작한다. 실제로는 척의 열이 카드를 천천히 데우므로 카드가 열평형에 이를 때까지 수십 분 동안 위치가 계속 바뀐다. 그래서 고온 테스트는 카드를 미리 데우는 소킹(Soaking)을 거치고, MEMS 카드는 기판의 열팽창 계수를 실리콘에 맞춘다.

멀티 사이트와 터치다운

테스터 한 대가 다이 하나만 재면 테스터 대부분이 놀게 된다. 디지털 채널, 전원, 패턴 메모리를 사이트마다 따로 두면 한 번의 터치다운에 여러 다이를 동시에 잴 수 있다. 이것이 멀티 사이트 테스트(Multi-site test)다. 프로브 카드에는 사이트 수만큼 탐침 묶음이 들어가고, 프로버는 사이트 묶음의 크기만큼 건너뛰며 스텝한다.

사이트 배열과 부분 터치다운. 사이트 묶음이 웨이퍼 안쪽에서는 꽉 차지만, 원형 가장자리에서는 일부 사이트가 다이 없는 자리에 떨어진다. 이런 partial touchdown이 많을수록 실제 터치다운 수는 이상값 $\lceil N_{\mathrm{die}}/N_{\mathrm{site}}\rceil$보다 커진다.

멀티 사이트가 시간을 $1/N$로 줄여 주지는 않는다. 사이트마다 자원을 따로 두더라도 공유하는 것이 남는다. 프로버의 기계 동작, 테스터의 순차 처리 부분(예: 공유 PMU로 하나씩 재는 측정, 사이트별 판정과 데이터 기록), 전원 공급 한계 때문에 사이트를 번갈아 재는 구간이 그렇다. 이 손실을 멀티 사이트 효율(Multi-site efficiency, MSE)로 나타낸다.

$$\eta = 1 - \frac{T_N - T_1}{(N-1)\,T_1}, \qquad T_N = T_1\bigl[1 + (N-1)(1-\eta)\bigr]$$

$T_1$: 사이트 하나일 때 터치다운당 테스트 시간, $T_N$: N 사이트일 때 터치다운당 시간. $\eta=1$이면 사이트를 늘려도 시간이 그대로, $\eta=0$이면 사이트 수만큼 늘어난다.

웨이퍼 한 장의 테스트 시간은 터치다운 수 $N_{TD}$에 터치다운당 시간과 스텝 시간을 곱하고 웨이퍼 교체 시간을 더한 것이다.

$$T_{\mathrm{wafer}} = N_{TD}\,(T_N + t_{\mathrm{step}}) + t_{\mathrm{load}}, \qquad N_{TD} \ge \left\lceil \frac{N_{\mathrm{die}}}{N_{\mathrm{site}}} \right\rceil$$

TB-7은 $T_1 \approx 3.1$ s, $\eta \approx 0.9$로 $T_4 \approx 4.0$ s다. 780개 다이를 2 × 2로 덮으면 이상값은 195회지만 가장자리 부분 터치다운 때문에 약 200회가 된다. 스텝 0.4 s와 웨이퍼 교체 1분을 더하면 장당 약 16분이다. 아래 시뮬레이터로 배열을 바꿔 보자.

SIMULATOR

멀티 사이트 터치다운: TB-7 웨이퍼

사이트 배열 (가로 × 세로)

단일 사이트 시간 T₁ 멀티 사이트 효율 η 스텝 시간

터치다운 수 (이상값)—

부분 터치다운—

사이트 활용률—

터치다운당 시간 T_N—

웨이퍼 테스트 시간—

양품 다이당 비용—

테스터 자원—

해볼 것: ① "스테핑 재생"으로 2 × 2 묶음이 웨이퍼를 훑는 순서를 보자. 점선 테두리는 일부 사이트가 웨이퍼 밖에 떨어진 부분 터치다운이다. ② 1 → 2×2 → 4×4로 늘리면 터치다운 수는 줄지만 부분 터치다운 비율과 T_N이 커져 이득이 점점 준다. ③ η를 0.7로 낮추면 사이트를 늘려도 다이당 비용이 거의 줄지 않는 지점이 생긴다. ④ 사이트가 4개를 넘으면 테스터 채널(1,024개)이 모자라 큰 테스터가 필요해지고 시간당 원가가 오른다. (터치다운 배치는 행 묶음마다 왼쪽부터 채우는 탐욕법이다. 웨이퍼 교체·정렬 60 s, 수율 85%, 시간당 원가 $250 + 채널 1,024개 추가마다 $60로 둔 모델.)

부분 터치다운을 줄이는 방법도 있다. 줄마다 묶음의 시작 위치를 다르게 잡거나, 가장자리에서는 일부 사이트만 쓰는 배치를 프로버가 최적화한다. 다이 배열 자체를 사이트 묶음에 맞추기도 한다. 어느 쪽이든 웨이퍼 맵의 다이마다 "몇 번 사이트로 쟀는가"가 기록되며, 특정 사이트의 수율만 낮으면 그 사이트의 탐침이나 테스터 채널을 의심한다(YieldBook의 웨이퍼 테스트 장에서 이런 가짜 무늬를 다룬다).

프로브 카드 정비: 클리닝, 평탄도, 마모

터치다운이 거듭될수록 탐침 끝에는 패드에서 긁어낸 알루미늄과 산화물, 범프의 주석이 쌓인다. 이 오염막이 접촉 저항을 서서히 올린다. 저항이 어느 선을 넘으면 멀쩡한 다이가 연속성이나 전원 전류 항목에서 떨어지는 가짜 불량(False fail)이 늘어난다. 그래서 일정한 터치다운마다 탐침 끝을 연마 필름이나 젤 시트에 몇 번 찍어 닦는 온라인 클리닝(Online cleaning)을 한다.

톱니 모양의 접촉 저항. 클리닝 사이에는 오염으로 저항이 오르고 클리닝하면 내려간다. 너무 드물게 닦으면 톱니 끝이 판정 한계를 넘어 가짜 불량이 생기고, 너무 자주 닦으면 시간과 탐침 수명을 버린다. 클리닝 직후의 바닥값이 계속 오르면 카드를 장비에서 내려 정밀 정비할 때다.

클리닝은 공짜가 아니다. 한 번에 약 15 s의 테스트 셀 시간이 들고, 연마는 탐침 끝을 조금씩 갈아 내므로 수명을 깎는다. 탐침의 길이 여유가 다 닳으면 평탄도와 접촉력이 무너진다. 따라서 클리닝 주기는 가짜 불량 비용과 클리닝 비용의 합이 최소가 되는 곳에서 정한다. 오염 속도는 패드 재질과 온도에 따라 크게 다르다. 범프의 주석은 알루미늄보다 훨씬 빨리 탐침에 붙고, 고온에서는 더 빠르다.

장비에서 내린 카드는 오프라인 정비대에서 탐침마다 위치(XY), 높이(평탄도), 접촉력, 접촉 저항, 누설을 잰다. 평탄도가 사양(예: ±10 µm)을 벗어나거나 위치가 어긋난 탐침은 조정하거나 갈아 끼운다. 정비 이력은 카드마다 쌓여 수명 예측에 쓰인다. 수직형 카드는 대략 수십만~백만 번 남짓 터치다운하면 탐침을 대거 교체한다.

SIMULATOR

접촉 저항 추이와 클리닝 주기

클리닝 주기

접촉 대상

불량 다이 재테스트로 회복 적응형: CRES 경보에서 클리닝

웨이퍼당 클리닝—

가짜 불량률 (평균)—

웨이퍼당 손실—

최적 주기 (기대값)—

5장 가동 결과—

해볼 것: ① 위 그래프는 웨이퍼 5장(약 1,000 터치다운) 동안의 접촉 저항이다. 굵은 선은 감시 탐침의 평균, 옅은 띠는 상위 0.1% 탐침이다. "가동"을 누르면 터치다운이 진행되며 빨간 눈금에 가짜 불량이 찍힌다. ② 아래 그래프는 주기에 따른 웨이퍼당 기대 손실이다. 주기를 늘리면 클리닝 비용(점선)은 줄고 가짜 불량 비용(파선)은 급하게 는다. "최적 주기로"를 눌러 최소점을 찾자. ③ Al 패드로 바꾸면 오염이 느려 최적 주기가 몇 배 길어진다. ④ "다른 로트"를 몇 번 눌러 오염 속도가 웨이퍼마다 흔들릴 때 고정 주기와 적응형을 비교하자. (감시 대상 민감 탐침 50개, 탐침별 오염 속도 로그정규(σ 0.5), 웨이퍼마다 오염 속도 ±40% 변동. 클리닝 1회 = 셀 시간 15 s + 탐침 수명 소모를 합쳐 약 $3.3, 가짜 불량 1개 = 양품 다이 $3 손실 또는 재테스트 $0.31로 둔 모델.)

TB-7은 범프를 누르므로 오염이 빠르다. 기대값으로는 약 150~250 터치다운마다, 즉 대략 웨이퍼 한 장마다 한 번 닦는 것이 최적이다. 하지만 오염 속도는 로트와 웨이퍼마다 흔들린다. 그래서 TB-7의 계획서는 고정 주기 대신 접촉 저항 추이로 클리닝을 정한다. 매 터치다운의 연속성 테스트(4장)에서 탐침 몇십 개의 전압을 기록해 두면 그 값이 곧 접촉 저항의 감시 신호가 되고, 경보선을 넘을 때 닦으면 된다. 측정 데이터를 장비 관리에 되먹이는 전형적인 사례다.

로드보드와 신호 무결성

로드보드(웨이퍼 테스트에서는 프로브 카드의 PCB)는 테스터의 수백~수천 채널을 다이 쪽으로 모아 주는 판이다. 신호 배선 외에도 DUT 전원용 디커플링 커패시터, 아날로그 측정용 부하·필터, 여러 측정 경로를 바꿔 주는 릴레이, 고속 신호용 루프백 경로가 실린다. 신호가 수백 MHz~수 GHz로 빨라지면 배선은 단순한 도선이 아니라 전송선(Transmission line)이 된다. 전송선 위의 파동은 특성 임피던스 $Z_0$가 바뀌는 곳마다 일부가 반사된다.

$$\Gamma = \frac{Z_L - Z_0}{Z_L + Z_0}, \qquad V_{\mathrm{refl}} = \Gamma\,V_{\mathrm{inc}}, \qquad V_{\mathrm{trans}} = (1+\Gamma)\,V_{\mathrm{inc}}$$

$Z_0$: 파동이 오던 선의 특성 임피던스, $Z_L$: 만난 곳의 임피던스(다음 선, 종단 저항, 개방이면 ∞). 개방은 $\Gamma = +1$, 단락은 −1, 정합은 0이다.

임피던스 불연속과 반사. 송신단에서 계단 신호를 보내고 돌아오는 반사를 시간에 따라 보면(Time domain reflectometry, TDR), 경로를 따라 임피던스가 어디서 높고 낮은지가 거리(= 시간의 절반 × 속도)별로 보인다. 인덕턴스가 큰 탐침은 높은 임피던스로 솟고, 패드와 입력 용량은 패임으로 나타난다.

배선을 전송선으로 다뤄야 하는지는 상승 시간과 지연을 비교해 정한다. FR-4 기판의 배선은 약 6.8 ps/mm로 신호를 실어 나르므로 15 cm 배선의 편도 지연은 약 1 ns다. 경험칙으로 편도 지연 $T_d$가 상승 시간의 1/6을 넘으면 반사가 파형에 드러난다. 상승 시간 100 ps면 2.5 mm만 넘어도 전송선이다. 그래서 테스트 인터페이스는 거의 모든 신호를 50 Ω으로 정합하고, 정합이 깨지는 곳(포고핀, 커넥터, 비아, 탐침)을 최대한 짧게 만든다.

정합이 깨진 구간이 짧으면 반사가 상승 시간보다 빨리 오가서 서로 섞이고, 작은 돌기 정도로 끝난다. 길면 반사가 하나하나 분리되어 계단과 링잉으로 보인다. 수신단이 고임피던스 CMOS 입력이면 $\Gamma \approx +1$이라 반사가 송신단까지 돌아오고, 테스터 드라이버의 출력 임피던스가 50 Ω으로 정합되어 있으면 거기서 흡수되어 끝난다(직렬 종단(Source termination)). 드라이버 임피던스가 낮으면 반사가 다시 튕겨 링잉이 길어진다.

SIMULATOR

로드보드 반사: TDR과 수신단 파형

불연속 구간 프리셋

PCB 배선 길이 불연속 임피던스 불연속 길이 상승 시간

수신단

드라이버 출력 임피던스

보기

불연속의 반사 계수 Γ—

수신단 오버슈트—

정착 시간 (±5%)—

왕복 지연 2T_d—

해볼 것: ① "캔틸레버 바늘"(120 Ω, 10 mm)과 "MEMS 수직형"(80 Ω, 1.5 mm)을 비교하자. 짧은 불연속은 상승 시간 안에 녹아 버린다. ② 상승 시간을 500 ps로 늘리면 같은 바늘도 거의 문제가 없다. 느린 신호에는 캔틸레버로 충분했던 이유다. ③ 수신단을 "개방"으로 두고 드라이버를 10 Ω으로 바꾸면 반사가 양쪽 끝에서 튕기며 링잉이 길어진다. 50 Ω 정합 드라이버는 돌아온 반사를 한 번에 흡수한다. ④ 송신단(TDR)만 보면 노란 선의 솟음 위치가 바늘의 위치(왕복 지연)를 알려 준다. (무손실 전송선을 2~4 ps 칸으로 나눈 산란 모델. PCB 6.8 ps/mm, 불연속 구간 3.6 ps/mm, 송신 진폭 1 V(개방 시 최종값). 표피 효과·유전 손실은 뺐다.)

실제 인터페이스 설계에서는 이런 시뮬레이션을 3차원 전자기장 해석으로 하고, 완성된 보드는 TDR과 네트워크 분석기(S 파라미터)로 확인한다. 측정한 경로의 응답을 알면 테스터가 측정한 파형에서 경로의 영향을 수학적으로 빼 다이 단자에서의 파형을 추정할 수 있다. 이것이 디임베딩이다. TB-7의 16 Gb/s SerDes(9장)는 웨이퍼 테스트에서 탐침을 지나는 대신 다이 안 루프백으로 재고, 탐침으로는 느린 신호와 DC만 다룬다. 탐침 경로로 16 Gb/s(단위 간격 62.5 ps)를 깨끗이 보내기는 어렵기 때문이다.

릴레이와 측정 경로. 하나의 핀을 디지털 드라이버, 정밀 PMU, 아날로그 계측기, 부하 회로가 번갈아 써야 할 때 로드보드의 릴레이가 경로를 바꾼다. 릴레이는 전환에 수 ms가 걸리고 수명이 유한해(대략 수천만~1억 회) 테스트 시간과 유지보수 양쪽의 변수가 된다. 테스트 프로그램은 릴레이 전환을 묶어서 한 번에 하도록 순서를 짠다. 릴레이 하나가 붙어 버리면 한 사이트의 특정 항목만 계속 떨어지므로 사이트별 수율 비교로 찾는다.

파이널 테스트: 핸들러와 소켓

조립이 끝난 패키지는 핸들러(Handler)가 하나씩 집어 로드보드 위의 소켓에 꽂고, 테스트가 끝나면 결과 빈에 따라 트레이에 나눠 담는다. 핸들러는 패키지 모양과 테스트 시간에 따라 세 갈래로 나뉜다.

세 가지 핸들러. 중력식은 리드가 달린 패키지를 경사로로 미끄러뜨려 접촉시킨다. 픽앤플레이스는 진공 흡착 헤드가 트레이에서 여러 개를 집어 소켓에 한꺼번에 꽂으며, 열 제어 챔버와 결합해 −40~125 °C 테스트를 한다. 턴테이블은 작은 부품을 돌림판에 매달아 측정·분류·마킹을 연달아 하는 초고속형이다.

소켓의 접촉은 대개 스프링 핀(Spring probe, pogo pin)이다. 위아래 두 개의 플런저 사이에 스프링이 들어 있고, 위 플런저가 솔더 볼을 누른다. TB-7의 12 × 12 mm CSP는 볼 900개가 약 0.4 mm 피치로 깔려 있으므로, 지름 0.2~0.3 mm 안팎의 가는 핀 900개가 필요하다. 핀 하나의 인덕턴스는 약 0.5~1 nH, 접촉 저항은 수십 mΩ, 수명은 대략 수십만~백만 삽입이다. 볼 표면의 주석이 플런저 끝에 쌓이므로 소켓도 주기적으로 닦고 핀을 간다.

소켓 단면. 푸셔가 패키지를 눌러 스프링 핀이 볼에 닿게 한다. 볼은 둥글어서 플런저 끝을 왕관 모양으로 깎아 여러 점에서 닿게 한다. 핀이 짧을수록 인덕턴스가 작지만 압축 여유(스트로크)가 줄어 볼 높이 편차를 흡수하기 어렵다.

파이널 테스트의 처리량은 시간당 처리 개수 UPH(Units per hour)로 잰다. 한 번의 삽입 주기는 테스트 시간과 인덱스 시간(Index time), 즉 다 잰 부품을 빼고 새 부품을 꽂는 데 걸리는 시간의 합이다.

$$\mathrm{UPH} = \frac{3600\,N_{\mathrm{site}}}{T_{\mathrm{test}} + t_{\mathrm{index}}}\times A, \qquad \text{개당 비용} = \frac{\text{셀 시간당 원가}}{\mathrm{UPH}}$$

$A$: 가동률(걸림(jam) 복구, 재테스트, 로트 교체로 잃는 시간을 뺀 비율)

TB-7은 8사이트에 삽입당 약 8 s, 인덱스 약 0.4 s이므로 이론 UPH는 $3600 \times 8 / 8.4 \approx 3{,}430$개, 시간당 원가 $250이면 개당 약 $0.073이다. 인덱스 0.4 s는 테스트 시간의 5%이므로 여기서는 인덱스보다 테스트 시간이 지배한다. 테스트 시간이 0.5 s짜리인 작은 부품이라면 사정이 반대가 되어 핸들러가 병목이 된다.

SIMULATOR

핸들러 처리량 (UPH)

핸들러

사이트 수

테스트 시간 인덱스 시간 걸림 (1만 개당)

이론 UPH—

실효 UPH—

테스터 가동률—

개당 테스트 비용—

상태—

해볼 것: ① TB-7 조건(8사이트, 8 s, 0.4 s)에서 테스터 가동률을 보자. 걸림이 없으면 8/8.4 ≈ 95%이고, 걸림 복구를 넣으면 약 91%다. ② 테스트 시간을 0.5 s로 줄이면 가동률이 절반 아래로 떨어진다. 이때는 턴테이블처럼 인덱스가 짧은 핸들러가 낫다. ③ 걸림을 15로 올리면 작업자를 부르는 동안 모든 사이트가 멈춰 실효 UPH가 눈에 띄게 준다. 사이트가 많을수록 한 번의 걸림이 더 많은 사이트를 세운다. ④ 16사이트는 핸들러의 기계 한계(시간당 집을 수 있는 개수)에 걸리는지 확인하자. (픽앤플레이스 기계 한계 약 12,000 UPH, 턴테이블은 2사이트까지·한계 약 30,000 UPH, 중력식은 8사이트까지·인덱스 최소 0.6 s. 걸림 복구 3분, 파이널 수율 97%, 시간당 원가 $250. 애니메이션은 시간을 압축했다.)

핸들러에는 온도도 달려 있다. 자동차용 제품은 −40 °C, 25 °C, 125 °C 세 온도에서 각각 재기도 하고(tri-temp), 모바일 SoC는 대개 상온·고온 중 하나를 고른다. 테스트 중 칩 자체가 수 W를 내므로, 푸셔에 붙은 열 헤드가 다이 온도를 능동적으로 맞추는 능동 온도 제어(Active thermal control)를 쓰기도 한다. 소켓·핸들러·로드보드 비용과 그 상각은 13장의 테스트 비용 계산에 들어간다. 조립 후의 패키지 구조와 볼 피치 결정은 PackagingBook을 참고하자.

TB-7 TEST PLAN테스트 계획서 · 3장

수직형(MEMS) 카드 4사이트, 터치다운 약 200회, 8사이트 핸들러

TB-7의 웨이퍼 테스트는 면 배열 범프(최소 피치 약 150 µm) 2,800개를 누른다. 캔틸레버는 면 배열에 닿지 못하므로 MEMS 공정 탐침의 수직형 카드를 쓰고, 2 × 2 사이트로 탐침 11,200개를 싣는다. 오버드라이브는 약 75 µm로, 탐침당 약 3.4 gf, 스크럽 약 8 µm를 주며 카드 평탄도 ±10 µm에서도 모든 탐침이 산화막을 뚫는다. 접촉 저항은 1 Ω 아래로 관리한다. 780개 다이를 4사이트로 덮는 터치다운은 이상값 195회에 가장자리 부분 터치다운을 더해 약 200회이고, 터치다운당 4 s와 스텝 0.4 s, 교체 1분을 합치면 장당 약 16분이다.

범프의 주석이 탐침을 빨리 오염시키므로 클리닝은 고정 주기가 아니라 매 터치다운 연속성 테스트에서 얻은 접촉 저항 추이로 정한다. 기대값으로는 웨이퍼 한 장(약 200 터치다운)에 한 번 꼴이다. 파이널 테스트는 8사이트 픽앤플레이스 핸들러, 삽입당 약 8 s, 인덱스 약 0.4 s로 이론 UPH 약 3,430개, 개당 약 $0.07이다.

이 장의 결정수직형(MEMS) 카드 2,800핀 × 4사이트, OD 약 75 µm, 접촉 저항 < 1 Ω, 터치다운 약 200회/웨이퍼. 파이널은 8사이트 핸들러, 인덱스 약 0.4 s. 클리닝은 접촉 저항 추이로.

근거 숫자780 ÷ 4 = 195 → 부분 터치다운 포함 약 201회. T₄ = 3.1 s × (1 + 3 × 0.1) ≈ 4.0 s. 3600 × 8 / 8.4 ≈ 3,430 UPH. $250 / 3,430 ≈ $0.073.

남은 문제탐침이 닿았다는 것을 어떻게 확인하고, 그 접촉으로 무엇부터 재는가? 연속성·누설·전원 전류를 재는 순서와 판정(4장).

핵심 정리

테스터 핀에서 패드까지 포고핀·PCB·스페이스 트랜스포머·탐침·접촉면이 차례로 저항·인덕턴스·용량을 더한다. 테스터의 사양은 대개 포고핀 앞까지만 보장된다.
캔틸레버는 주변 패드용으로 싸고 스크럽이 길며, 수직형·MEMS는 면 배열·고핀·짧은 인덕턴스에 맞다. TB-7은 범프 면 배열이라 수직형(MEMS)을 쓴다.
오버드라이브는 접촉력 $F=k\delta$와 스크럽을 함께 키운다. 접촉 저항은 산화막이 뚫리는 OD에서 급히 떨어지고, 너무 크면 패드가 상한다. 평탄도가 OD 창을 좁힌다.
멀티 사이트는 터치다운 수를 줄이지만 부분 터치다운과 멀티 사이트 효율 $\eta$ 때문에 이득이 $1/N$보다 작다. TB-7은 4사이트로 약 200 터치다운이다.
접촉 저항은 터치다운마다 오염으로 오르고 클리닝으로 내려간다. 클리닝 주기는 가짜 불량 비용과 클리닝 비용의 합을 최소로 하는 곳이며, 접촉 저항 추이를 감시하면 변동에 대응할 수 있다.
상승 시간이 짧아지면 배선은 전송선이 된다. 임피던스 불연속마다 $\Gamma=(Z_L-Z_0)/(Z_L+Z_0)$만큼 반사되고, 짧은 불연속과 정합된 드라이버가 링잉을 줄인다.
파이널 테스트의 UPH는 $3600N/(T_{test}+t_{index})\times A$다. 테스트가 길면 테스터가, 짧으면 핸들러가 병목이다.

확인 퀴즈

수직형 카드의 OD를 75 µm에서 45 µm로 줄였더니 연속성 불량이 크게 늘었다. 가장 그럴듯한 이유는?

OD를 줄이면 접촉력과 스크럽이 함께 준다. 평탄도 ±10 µm면 가장 짧은 탐침은 45 − 20 = 25 µm만 눌리는데, 스크럽이 짧은 수직형은 이 정도로는 막을 뚫지 못해 접촉 저항이 높은 탐침이 생긴다.

다이 780개를 4사이트로 재는데 터치다운이 201회 필요했다. 사이트 활용률은 약 얼마인가?

201 × 4 = 804 사이트 자리 가운데 780개만 다이를 만났다. 780/804 ≈ 0.97. 나머지 24 자리는 가장자리 부분 터치다운에서 웨이퍼 밖에 떨어진 사이트다. 90%는 멀티 사이트 효율 η와 헷갈린 답이다.

50 Ω 배선 끝의 탐침 구간이 120 Ω이다. 배선에서 탐침으로 들어가는 파동의 반사 계수는?

$\Gamma = (120-50)/(120+50) = 70/170 \approx +0.41$. 양수이므로 TDR 파형에서 솟음으로 보인다. 탐침이 짧아 왕복 시간이 상승 시간보다 훨씬 짧으면 이 반사는 작은 돌기로 녹아든다.

8사이트 핸들러에서 테스트 시간이 8 s에서 1 s로 줄었다(인덱스 0.4 s 그대로). 맞는 설명은?

UPH ∝ 1/(T + t_index): 8.4/1.4 = 6배. 가동률 T/(T+t)는 1/1.4 ≈ 71%다. 테스트가 짧아질수록 인덱스 시간의 비중이 커져 핸들러가 병목이 된다.