Chapter 10

스위칭 과도와 손실

데이터시트의 $E_{on}$ 12 mJ라는 숫자 하나 뒤에는 수백 나노초 동안 벌어지는 일이 줄줄이 숨어 있다. 게이트가 충전되고, 전류가 다이오드에서 스위치로 넘어오고, 다이오드가 저장 전하를 토해 내고, 밀러 플래토에서 전압이 떨어지고, 15 nH 루프가 링잉한다. 이 장은 그 과정을 이중 펄스 시험 시뮬레이터 한 대로 시간 적분해 보며 시작한다. 그 다음 게이트 저항·루프 인덕턴스·공통 소스 인덕턴스·출력 커패시턴스·스위칭 주파수라는 손잡이가 손실과 오버슈트를 어떻게 바꾸는지, 소프트 스위칭이 그 손실을 어떻게 없애는지, 측정이 어떻게 우리를 속이는지까지 따라간다.

클램프된 유도성 부하에서 하드 스위칭 궤적을 그리고 $E \approx \tfrac12 V I (t_{ri}+t_{fv})$ 의 뜻을 설명할 수 있다.
이중 펄스 시험의 회로와 펄스 순서를 설명하고, 턴온 4구간과 턴오프 과정을 게이트 전하로 계산할 수 있다.
$E_{on}, E_{off}, E_{rr}$ 를 파형 적분으로 정의하고 게이트 저항·전류·전압·소자 종류에 따른 변화를 예측할 수 있다.
$L_\sigma\,di/dt$ 오버슈트와 RLC 링잉 주파수·감쇠를 계산하고, 공통 소스 인덕턴스와 켈빈 소스의 효과를 정량화할 수 있다.
$C_{oss}$ 의 $Q_{oss}, E_{oss}$ 로 하드 스위칭 용량 손실을 구하고, ZVS 조건(데드 타임·전류)을 판단할 수 있다.
$P_{sw} = f(E_{on}+E_{off})$ 와 전도 손실의 균형으로 최적 칩 면적과 주파수를 고르고, 프로브 지연·대역폭이 만드는 측정 오차를 평가할 수 있다.

유도성 부하 하드 스위칭

전력 변환기의 스위치는 거의 언제나 유도성 부하(inductive load)를 끊고 잇는다. 모터 권선, 벅·부스트의 인덕터, 변압기 누설 인덕턴스 모두 스위칭 한 번의 수백 ns 동안 전류를 거의 바꾸지 않는 전류원이다. 하프 브리지에서 아래 스위치(시험 대상, DUT)가 꺼지면 부하 전류는 위쪽 프리휠 다이오드(또는 위 스위치의 역도통)로 옮겨 가고, 켜지면 다시 아래 스위치로 돌아온다. 이 전류 이동을 정류(commutation)라 한다.

핵심 제약은 다이오드다. 다이오드는 전류가 흐르는 동안 역전압을 막을 수 없고, 역전압이 걸리기 전에는 전류를 놓지 않는다. 그래서 턴온 때 스위치는 전압 $V_{dc}$ 를 다 받은 채로 전류를 0에서 $I_L$ 까지 올려야 하고, 전류가 다 넘어온 뒤에야 전압이 떨어진다. 턴오프는 순서가 반대다. 전압이 먼저 $V_{dc}$ 까지 올라야 다이오드가 켜지고, 그 다음에 전류가 떨어진다. 전압과 전류가 동시에 큰 구간이 생기므로 이를 하드 스위칭(hard switching)이라 부른다.

그림 10-1. 클램프된 유도성 부하. 왼쪽: 부하 전류

I_L

은 DUT가 꺼져 있으면 위 다이오드로, 켜져 있으면 DUT로 흐른다. 오른쪽: 스위칭 궤적(

i_D

–

v_{DS}

평면). 하드 스위칭은

V_{dc}\cdot I_L

꼭짓점을 지나므로 순간 전력이 수백 kW(PW-800 TI: 800 V × 400 A = 320 kW)에 이른다. ZVS는 전압이 0일 때 전류를 옮긴다(11절).

궤적을 직선으로 근사하면 한 번의 스위칭에서 잃는 에너지가 바로 나온다. 턴온에서 전류가 $t_{ri}$ 동안 직선으로 오르고(전압 $V_{dc}$ 그대로), 이어 전압이 $t_{fv}$ 동안 직선으로 떨어진다(전류 $I_L$ 그대로)면

E_{on} \approx \tfrac12 V_{dc} I_L\,(t_{ri} + t_{fv}),\qquad E_{off} \approx \tfrac12 V_{dc} I_L\,(t_{rv} + t_{fi}),\qquad P_{sw} = f_{sw}\,(E_{on} + E_{off} + E_{rr})

t_{ri}, t_{fi}

: 전류 상승·하강 시간,

t_{fv}, t_{rv}

: 전압 하강·상승 시간. 저항성 부하라면 전압과 전류가 함께 움직여 계수가 1/6로 줄지만, 유도성 부하는 1/2다. 실제 파형은 직선이 아니고 역회복·오버슈트·꼬리 전류가 더해지므로 아래 이중 펄스 시험처럼 적분해야 한다.

PW-800 SiC 모듈로 감을 잡아 보자. 800 V·400 A에서 전류 상승 약 50 ns, 전압 하강 약 30 ns면 $E_{on} \approx \tfrac12 \cdot 800 \cdot 400 \cdot 80\,\text{ns} \approx 13$ mJ로 표의 약 12 mJ와 같은 크기다. 같은 일을 IGBT는 수백 ns에 걸쳐 하므로 수십 mJ가 된다. 소자 물리의 개관은 DeviceBook 전력 소자 장에 있고, 여기서는 회로 쪽에서 파형을 계산한다.

이중 펄스 시험: 스위칭 에너지를 재는 표준 회로

스위칭 에너지는 이중 펄스 시험(double-pulse test, DPT)으로 잰다. 하프 브리지의 아래 스위치를 DUT로, 위 스위치는 꺼 둔 채 역도통 다이오드로 쓰고, 부하 인덕터를 위 스위치에 병렬로 단다. 게이트에 펄스를 두 번 넣는다.

첫 펄스(길이 $t_1$ ): 인덕터 전류가 $di/dt = V_{dc}/L_{load}$ 로 원하는 시험 전류 $I_L$ 까지 오른다. 예: 800 V, $L_{load}$ = 50 µH, 400 A → $t_1$ = 25 µs.
첫 펄스의 끝 = 턴오프 측정: $I_L$ 을 끊는 턴오프 파형을 기록한다.
쉬는 시간(수 µs): 전류가 위 다이오드로 프리휠하며 거의 그대로 유지된다(인덕터가 크고 시간이 짧다).
둘째 펄스의 시작 = 턴온 측정: 다이오드에 $I_L$ 이 흐르는 상태에서 켜므로 다이오드 역회복이 함께 기록된다. 둘째 펄스는 짧게 끝낸다.

펄스가 짧아 칩이 거의 데워지지 않으므로 핫 플레이트로 원하는 $T_j$ (예: 150 °C)를 맞춰 놓고 잴 수 있다. 측정 대역과 프로브 문제는 12절에서 다룬다.

그림 10-2. 이중 펄스 시험. 첫 펄스로 인덕터 전류를 쌓고, 그 끝(턴오프)과 둘째 펄스의 시작(턴온)을 같은 전류에서 잰다. 턴오프에는

L_\sigma\,di/dt

오버슈트, 턴온에는 위 소자 역회복 전류

I_{rr}

가 얹힌 전류 피크가 보인다. 강조한 두 창이 아래 시뮬레이터가 계산하는 구간이다.

PW-800 비교 (800 V·400 A·150 °C, 표 값)	$E_{on}$ (mJ)	$E_{off}$ (mJ)	$E_{rr}$ (mJ)	합 (mJ)	$f_{sw}$	피크 조건 $P_{sw}$ (W)
SiC MOSFET 모듈(스위치) + 바디 다이오드	약 12	약 8	약 1	약 21	10 kHz	약 210
Si IGBT 모듈 + Si 프리휠 다이오드	약 40	약 45	약 25	약 110	8 kHz	약 880

표의 $P_{sw}$ 는 400 A를 매 스위칭마다 끊는다고 가정한 상한이다. 실제 인버터에서 상전류는 사인파이므로 평균 스위칭 손실은 대략 $1/\pi$ 배로 줄고, 그 계산은 13장이 한다. 그래도 같은 조건에서 IGBT가 SiC의 4배 넘는 손실을 낸다는 사실, 그리고 그중 다이오드 몫( $E_{rr}$ 과 그것이 $E_{on}$ 에 얹는 몫)이 크다는 사실은 그대로다.

턴온 4구간과 밀러 플래토

게이트 드라이버는 게이트 저항 $R_G$ (외부 + 칩 내부)를 거쳐 입력 커패시턴스를 충전한다. MOSFET(IGBT의 MOS 입력도 같다)의 턴온은 네 구간으로 나뉜다. 각 구간의 길이는 $R_G$ 와 커패시턴스, 그리고 전달 특성(문턱 $V_{th}$ , 전달 컨덕턴스 $g_{fs}$ )이 정한다. 커패시턴스와 게이트 전하 곡선 자체는 6장에서 다뤘다.

턴온 지연 $t_1$ : $v_{GS}$ 가 $V_{GS(off)}$ 에서 $V_{th}$ 까지 오른다. 전류도 전압도 그대로다. 손실 없음.
전류 상승 $t_2$ : $v_{GS}$ 가 $V_{th}$ 에서 플래토 $V_{pl} = V_{th} + I_L/g_{fs}$ 까지 오르며 채널 전류가 0 → $I_L$ . 다이오드가 아직 도통 중이라 $v_{DS} \approx V_{dc} - L_\sigma\,di/dt$ . 큰 손실.
전압 하강 = 밀러 플래토 $t_3$ : 전류가 다 넘어오면 다이오드가 역회복을 끝내고 전압을 놓는다. $v_{GS}$ 는 $V_{pl}$ 에 묶이고, 게이트 전류 전부가 $C_{gd}$ 를 방전하는 데 쓰인다. $dv_{DS}/dt = -I_G/C_{gd}$ . 큰 손실.
완전 충전 $t_4$ : $v_{GS}$ 가 구동 전압까지 올라 $R_{DS(on)}$ 이 최소가 된다. 전도 손실만 남는다.

t_1 = \tau\ln\frac{V_{dr}-V_{off}}{V_{dr}-V_{th}},\qquad t_2 = \tau\ln\frac{V_{dr}-V_{th}}{V_{dr}-V_{pl}},\qquad t_3 = \frac{Q_{gd}}{I_G} = \frac{Q_{gd}\,R_G}{V_{dr}-V_{pl}},\qquad \tau = R_G\,(C_{gs}+C_{gd})

V_{dr}

: 켜짐 구동 전압(SiC +18 V, IGBT +15 V, GaN +6 V),

V_{off}

: 꺼짐 전압(−4 V, −8 V, 0 V).

Q_{gd} = \int C_{gd}(v)\,dv

는 밀러 전하.

C_{gd}

는 낮은 전압에서 수십 배 커지므로 전압 하강은 처음엔 빠르고 끝에서 느려진다(꼬리). 턴오프는 같은 4구간을 거꾸로 밟는데, 플래토에서 게이트를 빼는 전류가

(V_{pl}-V_{off})/R_G

라서 턴온과 속도가 다르다.

그림 10-3. 턴온 4구간. ② 전류 상승 동안 전압은

V_{dc}

에서

L_\sigma\,di/dt

만큼만 처지고, 다이오드 역회복 전류

I_{rr}

가 전류 피크로 얹힌다. ③ 밀러 플래토에서

v_{GS}

가 멈춘 동안 전압이 떨어지며, 낮은 전압에서

C_{gd}

가 커져 꼬리가 길어진다. 손실(빨간 면적)은 ②와 ③에 몰린다.

SIMULATOR

턴온 4구간 계산기: 게이트 전하로 읽는 파형

게이트 저항 R_G (내부 포함) 부하 전류 I_L 전압 V_dc 전달 컨덕턴스 g_fs C_gd (고전압)

t₁ / t₂—

t₃ (밀러) / t₄—

V_pl / I_G—

di/dt / dv/dt—

Q_G (전체)—

E_on (②+③ 적분)—

650 V SiC MOSFET 40 mΩ 디스크리트(

C_{gs}

1.8 nF, 낮은 전압

C_{gd}

300 pF, 꺾임 40 V,

V_{th}

3 V, +18/−4 V 구동). 위: 위 식으로 구한

v_{GS}

(초록),

i_D

(주황),

v_{DS}

(파랑), 순간 손실(빨강, 면적이

E_{on}

). 아래: 게이트 전하 곡선

v_{GS}(Q_G)

, 평평한 부분이 밀러 전하

Q_{gd}

. 역회복과

L_\sigma

는 뺐다(다음 절 시뮬레이터가 넣는다). 해볼 것: ①

R_G

를 두 배로 하면 네 구간이 모두 두 배,

E_{on}

도 거의 두 배. ② 전류를 올리면

V_{pl}

이 올라

I_G

가 줄고 밀러 구간이 길어진다. ③

g_{fs}

가 크면(GaN·Si) 플래토가

V_{th}

가까이 내려와 같은

R_G

에서 더 빠르다.

턴오프: 전압이 먼저, 전류는 나중에

턴오프에서 게이트 드라이버는 $v_{GS}$ 를 $V_{off}$ 로 끌어내린다. 먼저 $v_{GS}$ 가 구동 전압에서 $V_{pl}$ 까지 떨어지는 턴오프 지연(손실 없음), 이어 $v_{GS}$ 가 $V_{pl}$ 에 묶인 채 $C_{gd}$ 를 충전하며 전압이 오르는 밀러 구간, 전압이 $V_{dc}$ 에 닿아 다이오드가 켜지면 $v_{GS}$ 가 $V_{th}$ 로 떨어지며 전류가 하강한다. 전류 하강의 $di/dt$ 가 루프 인덕턴스에 $L_\sigma\,di/dt$ 의 전압을 만들어 $v_{DS}$ 가 $V_{dc}$ 를 넘는 오버슈트(voltage overshoot)가 생긴다. 이것이 턴오프의 가장 큰 위험이다(6절).

단극 소자(MOSFET, HEMT)는 채널이 닫히면 전류가 곧 끝난다. 높은 전류에서는 오히려 채널이 다 닫히기 전에 $C_{oss}$ 를 충전하는 데 부하 전류가 쓰여, 채널 전류는 일찍 줄고 전압은 부하 전류가 $C_{oss}$ 를 충전하는 속도로 오른다. 이때 $C_{oss}$ 에 쌓인 에너지는 그 자리에서 손실이 아니라 다음 턴온 때 손실이 된다(9절). 반면 IGBT는 드리프트층에 쌓인 소수 캐리어(정공)가 채널이 닫힌 뒤에도 재결합하며 흘러 꼬리 전류(tail current)를 만든다. 꼬리는 전압이 이미 $V_{dc}$ 일 때 흐르므로 $E_{off}$ 의 큰 몫이고, 온도가 오르면 수명이 길어져 더 커진다(7장).

그림 10-4. 턴오프 파형. (a) SiC MOSFET: 전압 상승 수십 ns, 전류 하강 수십 ns, 빠른

di/dt

가 큰 오버슈트와 링잉을 만든다. (b) Si IGBT: 전압 상승이 느리고 전류가 꼬리를 끌어 손실(빨간 면적)은 크지만

di/dt

가 작아 오버슈트는 작다. 시간 축 축척이 열 배 다르다.

$E_{on}, E_{off}, E_{rr}$ : 파형을 적분한다

스위칭 에너지의 정의는 단순하다. 측정 창 안에서 소자 단자 전압과 전류의 곱을 적분한다. 표준은 창의 끝을 정한다. 흔한 약속은 턴온을 $v_{GS}$ 가 10 %를 넘은 때부터 $v_{DS}$ 가 2–3 %로 떨어질 때까지, 턴오프를 $v_{GS}$ 가 90 % 아래로 떨어진 때부터 전류가 2 % 아래로 떨어질 때까지로 잡는다. 다이오드 역회복 에너지는 다이오드 전압과 역전류의 곱이다.

E_{on} = \int_{t_{on}} v_{DS}\,i_D\,dt,\qquad E_{off} = \int_{t_{off}} v_{DS}\,i_D\,dt,\qquad E_{rr} = \int v_{KA}\,(-i_F)\,dt

v_{KA}

: 다이오드 역전압,

i_F\lt 0

인 구간이 역회복 전류. 턴온 손실에는 DUT 자신의

C_{oss}

방전 에너지와 위 소자

C_{oss}

를 충전하는 데 든 에너지, 역회복 전류

I_{rr}

를 함께 흘리는 몫이 들어간다. 그래서 다이오드가 나쁘면

E_{rr}

보다

E_{on}

이 더 크게 는다.

아래 시뮬레이터는 그림 10-2의 회로를 시간 단계로 푼다. 상태는 게이트 전압 $v_g$ , 드레인 전압 $v_{DS}$ , 루프 전류 $i_D$ ( $L_\sigma$ 를 지나는 전류), 위 다이오드 전압 $v_{KA}$ , 다이오드 저장 전하 $q$ 이고, 방정식은 다음과 같다.

L_\sigma\frac{di_D}{dt} = V_{dc} - v_{KA} - v_{DS} - R_\ell\,i_D,\qquad \frac{v_{dr}-v_g}{R_G} = C_{gs}\frac{dv_g}{dt} + C_{gd}(v)\frac{d(v_g - v_{DS})}{dt}

i_D = i_{ch}(v_g, v_{DS}) + C_{ds}(v)\frac{dv_{DS}}{dt} + C_{gd}(v)\frac{d(v_{DS}-v_g)}{dt},\qquad i_{ch} = \min\!\Big[K(v_g - V_{th})^2,\ \frac{v_{DS}-V_0}{R_{on}(v_g)}\Big]

\frac{dq}{dt} = i_F - \frac{q}{\tau_d}\ (q \gt 0\text{에서 도통}),\qquad C_j(v)\frac{dv_{KA}}{dt} = i_{rr}(t) - i_F,\quad i_{rr} = I_{rrm}\,e^{-t/\tau_s}\ (\text{차단 후}),\quad i_F = I_L - i_D

다이오드는 전하 제어 모델이다. 순방향 전류가 저장 전하

q

를 만들고, 전류가 역전되어

q

가 0이 되는 순간 역회복 피크

I_{rrm}

에서 차단을 시작해 시정수

\tau_s

로 부드럽게 회복한다(소프트 회복, 역회복 물리는 5장). 커패시턴스는

C(v) = C_0/\sqrt{1+v/V_k}

꼴의 비선형이다. 게이트와 드레인 노드는 한 단계마다 2×2 연립방정식을 암시적으로 풀고(채널의 선형 영역은 시정수가 ps라 명시적 적분은 발산한다),

L_\sigma

전류는 그 앞에 갱신한다(심플렉틱 오일러). 한 이벤트당 40,000단계, 시간 창은

R_G

와

L_\sigma

에 맞춰 늘어난다. 정격의 약 1.3배를 넘는 전압은 애벌런치로 잘라 표시한다. IGBT는 전압이

V_{dc}

를 넘은 뒤

i_{tail} = 0.14\,I_L\,e^{-t/300\,\text{ns}}

를 채널 전류의 하한으로 넣었다.

SIMULATOR

이중 펄스 시험: 턴온·턴오프 파형과 스위칭 에너지

소자

보기

외부 게이트 저항 R_G 루프 인덕턴스 L_σ 부하 전류 I_L DC 링크 V_dc

E_on—

E_off—

E_rr (다이오드)—

턴오프 V_DS 피크—

턴온 전류 피크—

di/dt · dv/dt (10–90 %)—

P_sw (f_sw에서, 피크 조건)—

v_DS (왼쪽 축)i_D (오른쪽 축)v_GSp = v·i, 누적 E

기본값은 PW-800 TI 조건(800 V·400 A,

L_\sigma

15 nH,

R_G

2.5 Ω, 150 °C 상당 파라미터)이다. 이 모델은 SiC 모듈에서

E_{on}

약 15 mJ,

E_{off}

약 11 mJ,

E_{rr}

약 0.6 mJ, IGBT에서 약 60/37/20 mJ를 준다. 표 값(12/8/1, 40/45/25 mJ)과 같은 크기이고, 차이는 단순한 커패시턴스·꼬리 모델 때문이다. 650 V GaN(50 mΩ급,

Q_G

약 6 nC)을 고르면 400 V·20 A·3 nH·5 Ω으로 바뀐다. 해볼 것: ①

R_G

를 2.5 → 10 Ω으로 올리면

E_{on}

E_{off}

가 몇 배로 크지만 오버슈트는 줄어든다. ②

L_\sigma

를 40 nH로 올리면 턴오프 오버슈트와 링잉이 커지고, 턴온

E_{on}

은 오히려 약간 준다(전류 상승 중 전압이

L_\sigma\,di/dt

만큼 처지므로). ③ IGBT로 바꾸면 턴온 전류 피크(역회복)와 턴오프 꼬리가 보인다. ④ GaN은 역회복이 없어 턴온 피크가 위 소자

C_{oss}

충전 전류뿐이다.

트랙션 인버터의 스위칭 손실 예산PW-800 TI는 SiC 모듈 스위치 하나가 피크 조건(800 V·400 A)에서 한 주기에 약 21 mJ를 잃는다. 10 kHz면 상한 210 W, 사인파 평균으로 약 70 W다. 같은 자리에 IGBT 모듈을 쓰면 8 kHz에서도 상한 880 W, 평균 약 280 W가 된다. 스위치당 전도 손실이 수십–백여 W 수준이므로, IGBT 인버터에서는 스위칭 손실이 전도 손실보다 크고, SiC 전환으로 얻는 효율 1 %포인트(약 98 → 99 %)의 대부분이 이 차이에서 나온다. 손실 → 온도 계산은 14장이 이어받는다.

루프 인덕턴스: 오버슈트와 링잉

정류 루프는 DC 링크 커패시터 → 버스바 → 위 소자 → 아래 소자 → 버스바 → 커패시터로 닫힌다. 이 고리의 인덕턴스 $L_\sigma$ 가 정류 루프 인덕턴스(commutation loop inductance)다. PW-800은 모듈 안 8 nH, 버스바와 커패시터 7 nH, 합 약 15 nH다. 턴오프에서 전류가 $di/dt$ 로 떨어지면 $L_\sigma$ 에 $L_\sigma\,di/dt$ 가 걸리고, 이것이 $V_{dc}$ 에 더해져 소자에 걸린다. 전류가 다 넘어간 뒤에는 $L_\sigma$ 와 꺼진 소자의 $C_{oss}$ (그리고 위 소자의 접합 커패시턴스)가 직렬 RLC 회로를 이뤄 링잉(ringing)한다.

\Delta V \approx L_\sigma\frac{di}{dt},\qquad f_{ring} = \frac{1}{2\pi\sqrt{L_\sigma C_{oss}}},\qquad \zeta = \frac{R_\ell}{2}\sqrt{\frac{C_{oss}}{L_\sigma}},\qquad Z_0 = \sqrt{\frac{L_\sigma}{C_{oss}}}

PW-800: 15 nH × 5–10 A/ns = 75–150 V.

C_{oss}

약 1.5 nF이면

f_{ring}

≈ 33 MHz,

Z_0

≈ 3.2 Ω. 루프 저항

R_\ell

(수십 mΩ, 표피 효과로 고주파에서 더 큼)이

Z_0

보다 훨씬 작아

\zeta \ll 1

이고 링잉이 여러 주기 이어진다. 링잉 주파수는 EMI 스펙트럼의 봉우리가 된다.

그림 10-5. 정류 루프와 오버슈트. 루프가 둘러싼 면적이

L_\sigma

를 정한다. 라미네이트 버스바(+/− 판을 얇은 절연막 사이에 겹침)와 모듈 안 배치로 면적을 줄인다(15장). 턴오프 전압은

L_\sigma\,di/dt

만큼 튀고

L_\sigma

–

C_{oss}

공진으로 링잉한다.

SIMULATOR

턴오프 오버슈트와 RLC 링잉

L_σ 전류 하강 di/dt C_oss + C_j (실효) 루프 저항 R_ℓ

V_pk—

L_σ·di/dt 추정—

f_ring—

Z₀ / ζ—

1200 V 대비 여유—

800 V·400 A에서 소자 전류가 코사인 모양으로 하강할 때(최대 기울기 = 설정한

di/dt

)

L_\sigma\,di_L/dt = V_{dc} - v - R_\ell i_L

C\,dv/dt = i_L - i_{dev}(t)

를 RK4(주기의 1/200 단계, 최대 20,000단계)로 푼다. 파란선

v

, 주황선 루프 전류, 점선은

V_{dc}

와 1200 V 정격. 해볼 것: ①

di/dt

를 두 배로 하면 오버슈트는 두 배 넘게 는다(

L_\sigma\,di/dt

에 링잉이 얹힌다). ②

R_\ell

을

Z_0

근처(약 2–3 Ω, 스너버 저항에 해당)까지 올리면

\zeta

가 1에 가까워 링잉이 사라진다. ③

C

를 키우면 공진 반주기

\pi\sqrt{LC}

가 전류 하강 시간에 가까워져

L_\sigma\,di/dt

추정이 맞지 않는다. 전류가 반주기보다 훨씬 빨리 끊기면(

t_{fi} \ll \pi\sqrt{LC}

) 오버슈트는

\tfrac12 L I^2 = \tfrac12 C\Delta V^2

에서 나오는

I\sqrt{L/C}

에 다가간다.

공통 소스 인덕턴스와 켈빈 소스

소스 단자의 인덕턴스 가운데 전력 루프와 게이트 루프가 함께 지나는 부분을 공통 소스 인덕턴스(common-source inductance, CSI) $L_s$ 라 한다. 3핀 패키지(TO-247-3)에서는 소스 리드와 본드 와이어 수 nH가 그대로 $L_s$ 다. 턴온 때 전류가 오르면 $L_s\,di/dt$ 가 게이트 루프에 구동 전압을 깎는 방향으로 걸린다. 게이트에 음의 되먹임이 걸려 $di/dt$ 가 저절로 느려지고, 스위칭 시간과 손실이 는다.

R_G C_{iss}\frac{dv_{GS}}{dt} = V_{dr} - v_{GS} - L_s\frac{di_D}{dt},\quad \frac{di_D}{dt} = g_{fs}\frac{dv_{GS}}{dt}\ \Rightarrow\ \tau_{eff} = R_G C_{iss} + g_{fs}L_s

전류 상승 구간의 게이트 시정수가

g_{fs}L_s

만큼 길어진다. 650 V SiC 40 mΩ(

g_{fs}

약 8 S,

C_{iss}

약 1.9 nF)에

R_G

10 Ω,

L_s

5 nH면

R_GC_{iss}

= 19 ns에

g_{fs}L_s

= 40 ns가 더해져 세 배 가깝게 느려진다. 빠른 소자일수록(큰

g_{fs}

, 작은

C_{iss}

) CSI가 지배한다.

그림 10-6. 공통 소스 인덕턴스. (a) 3핀 패키지에서는 드라이버 귀환선이 전력 전류가 흐르는 소스 리드를 공유하므로

L_s\,di/dt

가 구동 전압을 깎는다. (b) 4핀 패키지와 모듈의 보조 소스(켈빈) 단자는 다이 소스 바로 옆에서 게이트 귀환을 따로 뽑아 이 되먹임을 끊는다.

SIMULATOR

공통 소스 인덕턴스가 늦추는 턴온

패키지

공통 소스 인덕턴스 L_s R_G 부하 전류 g_fs

τ_eff = R_GC_iss + g_fsL_s—

전류 상승 t_ri—

평균 di/dt—

L_s·di/dt (게이트 깎임)—

전류 상승 손실 (켈빈 대비)—

400 V,

C_{iss}

1.9 nF,

V_{th}

3 V, +18/−4 V 구동. 위 식의 닫힌 해

v_{GS}(t) = V_{dr} - (V_{dr}-V_{th})e^{-t/\tau_{eff}}

로

i_D = g_{fs}(v_{GS}-V_{th})

가

I_L

에 닿을 때까지의 시간과 전류 상승 손실

\int V_{dc}\,i_D\,dt

를 구한다. 실선은 현재 패키지, 점선은 켈빈 소스(같은 조건에서

L_s

되먹임 없음). 해볼 것: ① 3핀에서

L_s

를 0 → 10 nH로 올리면

t_{ri}

가 몇 배가 된다. ②

R_G

를 줄여도 3핀에서는

di/dt

가

V/L_s

급에서 포화한다(

L_s

5 nH면 약 2–3 A/ns 남짓). 빠른 GaN·SiC 디스크리트에 켈빈 소스 패키지가 표준이 된 이유다. ③ 턴오프에서는 같은 되먹임이 게이트를 끌어올려 꺼짐을 늦춘다. 병렬 다이 사이에서는 서로 다른

L_s

가 전류 불균형을 만든다(15장).

게이트 저항으로 속도 조절하기

설계자가 가장 쉽게 돌릴 수 있는 손잡이는 $R_G$ 다. $R_G$ 를 키우면 모든 구간이 $R_G$ 에 비례해 길어져 $E_{on}, E_{off}$ 가 늘고, 대신 $di/dt$ 와 $dv/dt$ 가 줄어 오버슈트·링잉·EMI·모터 절연 스트레스가 준다. 실무에서는 턴온과 턴오프 저항을 다이오드로 나눠 따로 고른다. 턴온 $R_{G,on}$ 은 다이오드 역회복 피크와 $dv/dt$ 를, 턴오프 $R_{G,off}$ 는 오버슈트를 기준으로 잡는다(드라이버 회로는 11장).

손잡이 (↑)	$E_{on}$	$E_{off}$	$E_{rr}$ · $I_{rr}$	오버슈트·링잉	dv/dt·EMI
게이트 저항 $R_G$	↑↑ (거의 비례)	↑↑	↓ (느린 di/dt)	↓	↓
루프 인덕턴스 $L_\sigma$	↓ 약간 (턴온 전압 처짐)	↑ (오버슈트 구간)	≈	↑↑	↑ (링잉 봉우리)
부하 전류 $I_L$	↑ (선형 이상)	↑	↑ ( $Q_{rr} \propto I$ )	↑	턴온 ↓, 턴오프 ↑
DC 링크 $V_{dc}$	↑ (선형~제곱)	↑	↑	↑	≈
접합 온도 $T_j$	IGBT↑ (역회복↑) / SiC ≈	IGBT↑↑ (꼬리) / SiC ≈	Si 다이오드 ↑↑	≈	≈
공통 소스 인덕턴스 $L_s$	↑	↑	↓	↓	↓

아래 시뮬레이터는 5절의 이중 펄스 엔진을 $R_G$ 14점에 대해 돌려 트레이드오프 곡선을 그린다. 같은 그래프 위에 손실과 오버슈트가 반대로 움직이는 것을 보면, "가장 빠르게"가 아니라 "오버슈트가 정격 여유 안에 드는 범위에서 가장 빠르게"가 설계 목표라는 것을 알 수 있다.

SIMULATOR

R_G 스윕: 스위칭 손실 ↔ 오버슈트

소자

루프 인덕턴스 L_σ 오버슈트 한계 (정격 대비)

한계를 지키는 최소 R_G—

그때 E_on + E_off—

그때 V_pk—

R_G 최소↔최대 손실 비—

SiC·IGBT는 800 V·400 A(정격 1200 V), GaN은 400 V·20 A(정격 650 V).

R_G

는 0.5–20 Ω 로그 간격 14점이며 점마다 턴온·턴오프를 각각 20,000단계로 적분한다. 실선:

E_{on}

(파랑 계열),

E_{off}

(주황), 합(빨강, 왼쪽 축). 점선: 턴오프

V_{pk}

(오른쪽 축)와 한계선. 해볼 것: ①

L_\sigma

를 15 → 30 nH로 늘리면 같은 한계를 지키는

R_G

가 커지고 손실이 는다. 루프 인덕턴스를 줄이는 일이 곧 손실을 줄이는 일이다. ② GaN 20 A에서는 오버슈트가

C_{oss}

충전 속도에 묶여 생각보다 작지만, 이중 펄스 시뮬레이터에서 전류를 40 A로 올리면

L_\sigma

20 nH 근처에서 650 V 정격을 넘는다. GaN은 애벌런치 내량이 없어 한 번의 과전압이 곧 파손이므로 PCB 루프를 1–3 nH로 만든다. ③

L_\sigma

가 매우 크면 턴온 때

v_{DS}

가 전류 상승 중에 무너져(

L_\sigma\,di/dt \to V_{dc}

) 턴온 손실이 작아진다. 대신 턴오프가 그 값을 치른다.

출력 커패시턴스 손실: $Q_{oss}$ 와 $E_{oss}$

하드 턴온에는 전압·전류 겹침 말고도 피할 수 없는 손실이 하나 더 있다. 꺼져 있던 DUT의 $C_{oss}$ 에는 $V_{dc}$ 까지 충전된 에너지 $E_{oss}$ 가 있고, 켜지는 순간 이것이 채널을 통해 방전되며 모두 열이 된다. 동시에 위 소자의 $C_{oss}$ 는 0 V에서 $V_{dc}$ 까지 충전되어야 하는데, 이 충전 전하 $Q_{oss}$ 는 DC 링크에서 DUT 채널을 거쳐 공급된다. 전원이 내놓는 에너지는 $Q_{oss}V_{dc}$ 이고 그중 $E_{oss}$ 만 위 소자에 저장되므로 나머지 $Q_{oss}V_{dc} - E_{oss}$ 가 DUT에서 손실이 된다. 두 소자가 같다면 합은 정확히

E_{oss}(V) = \int_0^{V} C_{oss}(v)\,v\,dv,\qquad Q_{oss}(V) = \int_0^{V} C_{oss}(v)\,dv,\qquad E_{C,\text{hard}} = E_{oss} + (Q_{oss}V - E_{oss}) = Q_{oss}\,V

C_{o(er)} = 2E_{oss}/V^2

(에너지 등가),

C_{o(tr)} = Q_{oss}/V

(시간·전하 등가). 비선형이 강할수록

C_{o(tr)} \gg C_{o(er)}

이다. 이 손실은

R_G

로 줄일 수 없다(빨리 켜도 느리게 켜도 같다). 오직 ZVS(11절)로만 없앨 수 있다.

그림 10-7. 왼쪽: Q–V 평면(가로 전하, 세로 전압). 곡선 아래 면적(파랑)

\int v\,dQ

가

E_{oss}

, 곡선 위쪽(빨강)이

Q_{oss}V - E_{oss}

, 합은 사각형

Q_{oss}V

다. 낮은 전압에서 전하가 많이 들어가는 소자일수록 빨간 면적이 커진다. 오른쪽: 650 V급 소자의

C_{oss}(v)

모양(개념도). 슈퍼정션은 p/n 기둥이 공핍되기 전 낮은 전압에서

C_{oss}

가 매우 커서

Q_{oss}

가 SiC·GaN의 수 배다.

SIMULATOR

C_oss 곡선 적분: Q_oss, E_oss와 하드 스위칭 용량 손실

소자 (650 V급)

버스 전압 V 스위칭 주파수

Q_oss—

E_oss—

C_o(tr) / C_o(er)—

하드 턴온 용량 손실 Q_ossV—

P = f·Q_ossV—

모델:

C_{oss}(v) = C_0/\sqrt{1+v/V_k}

(SiC

C_0

2 nF·

V_k

3 V, GaN 1 nF·2 V), 슈퍼정션은

C_{hi} + C_j/(1+(v/22\,\text{V})^3)

(

C_j

16 nF,

C_{hi}

60 pF). 400점 사다리꼴 적분. 왼쪽 그래프:

C_{oss}(v)

(로그, 세 소자), 오른쪽: 선택 소자의

Q

–

v

곡선과 두 면적. 해볼 것: ① 400 V에서 슈퍼정션의

Q_{oss}

는 SiC의 약 3.5배, GaN의 약 8배다. 반면

E_{oss}

는 차이가 작다. ② 100 kHz 하드 스위칭에서 슈퍼정션 하프 브리지는

C_{oss}

만으로 약 18 W를 잃는다(SiC 약 5 W, GaN 약 2 W). ③ 전압을 반으로 줄여도 슈퍼정션의

Q_{oss}

는 거의 그대로다(전하가 낮은 전압에 몰려 있다).

스위칭 주파수와 손실: 칩 면적의 최적점

스위칭 손실은 주파수에 비례한다( $P_{sw} = f\,E_{sw}$ ). 주파수를 올리는 이유는 인덕터·변압기·커패시터가 $1/f$ 로 작아지기 때문이다(12장). 같은 주파수에서도 설계자는 칩 크기를 고른다. 칩 면적을 $a$ 배로 키우면 온저항은 $1/a$ 로 줄지만, 커패시턴스와 게이트 전하(곧 $Q_{oss}V$ , $Q_{rr}V$ , $Q_GV_{dr}$ )는 $a$ 배로 는다. 전압·전류 겹침 손실은 게이트를 같은 속도로 구동하면 면적과 거의 무관하다.

P(a) = \frac{I_{rms}^2 R_{on}}{a} + f\big[a\,(Q_{oss}V + Q_{rr}V + Q_G V_{dr}) + E_{vi}\big],\qquad a_{opt} = \sqrt{\frac{I_{rms}^2 R_{on}}{f\,(Q_{oss}V + Q_{rr}V + Q_GV_{dr})}}

최적에서 전도 손실과 면적 비례 스위칭 손실이 같아지고

P_{min} = 2I_{rms}\sqrt{R_{on}(Q_{oss}V + \dots)f} + fE_{vi}

다. 곧 최소 손실은

\sqrt{f}

와 성능 지수

R_{on}\cdot Q

의 제곱근에 비례한다. 이것이

R_{DS(on)}\cdot Q_G

R_{DS(on)}\cdot Q_{oss}

같은 FOM이 소자 비교의 기준인 이유다.

SIMULATOR

손실 대 칩 면적·주파수: R_on·Q 성능 지수의 의미

소자 (650 V급, a = 1일 때 40–50 mΩ)

회로

스위칭 주파수 스위치 전류 I_rms

최적 면적 a_opt (R_on)—

최소 손실 P_min—

a = 1에서 전도 / 스위칭—

처리 전력 400 V·I 대비—

400 V, 100 °C 상당 온저항(Si SJ 1.8배, SiC 1.3배, GaN 1.5배). a = 1의 전하: Si SJ

Q_{oss}

450 nC·

Q_G

90 nC(12 V)·바디 다이오드

Q_{rr}

10 µC, SiC 130 nC·60 nC(22 V)·0.1 µC, GaN 53 nC·6 nC(6 V)·0. 겹침 시간

t_{vi}

(턴온+턴오프) 40 / 20 / 6 ns,

E_{vi} = \tfrac12 V I\,t_{vi}

. 왼쪽: 면적에 따른 전도(파랑)·스위칭(빨강)·합(굵은 선). 오른쪽: 세 소자의

P_{min}(f)

. 해볼 것: ① 하프 브리지로 바꾸면 슈퍼정션은

Q_{rr}

10 µC 때문에 최적 손실이 폭증한다. CCM 토템폴 PFC가 Si MOSFET으로 불가능하고 GaN·SiC를 부르는 이유다. ② 주파수를 4배로 올리면

P_{min}

은 약 2배(√4)가 되고 최적 칩은 절반 크기다. ③ PW-800 DC 서버 전원이 Si 200 kHz → GaN 500 kHz로 갈 수 있는 이유를 같은 그림에서 읽어 보자.

소프트 스위칭: ZVS와 ZCS

하드 스위칭 손실은 전압과 전류가 겹치기 때문이고, $C_{oss}$ 손실은 전압이 걸린 채 켜기 때문이다. 둘 다 피하는 방법이 영전압 스위칭(zero-voltage switching, ZVS)이다. 하프 브리지에서 한 스위치를 끈 뒤 다른 스위치를 켜기 전 데드 타임(dead time) 동안, 인덕터 전류가 스위치 노드의 커패시턴스(꺼진 소자의 $C_{oss}$ 충전 + 켜질 소자의 $C_{oss}$ 방전)를 옮겨 주면, 켜질 소자의 전압이 0이 되고 역도통이 시작된 다음에 게이트를 켤 수 있다. 턴온 손실과 $C_{oss}$ 손실이 사라지고 턴오프만 남는데, 턴오프도 $C_{oss}$ 가 전압 상승을 늦춰 주는 덕분에 손실이 작다.

t_{tr} = \frac{2\,Q_{oss}(V)}{I_0}\ \le\ t_{dead}\quad\Leftrightarrow\quad I_0 \ge \frac{2\,Q_{oss}(V)}{t_{dead}},\qquad E_{\text{loss}}(v_{rem}) = \text{잔여 전압 } v_{rem}\text{에서의 하드 턴온 용량 손실}

I_0

: 데드 타임 시작 때 인덕터 전류(LLC·CLLC에서는 자화 전류, 3각 전류 모드 벅에서는 음의 리플 전류). 데드 타임 안에 전이가 끝나지 않으면 남은 전압

v_{rem}

에서 하드 턴온이 일어나고 그 용량 손실은

v_{rem}

의 거의 제곱으로 준다(부분 ZVS).

Q_{oss}

가 작은 GaN은 같은 데드 타임에 훨씬 작은 전류로 ZVS를 얻으므로 자화 전류(곧 순환 전도 손실)를 줄일 수 있다.

영전류 스위칭(zero-current switching, ZCS)은 공진으로 전류가 0을 지날 때 끄는 방식이다. 꼬리 전류가 있는 IGBT·사이리스터에 유리하지만, $C_{oss}$ 에너지는 여전히 턴온 때 잃기 때문에 MOSFET에서는 ZVS가 우선이다. LLC 공진 컨버터가 공진 주파수 근처에서 1차 측 ZVS와 2차 측 정류기 ZCS를 동시에 얻는다(12장).

그림 10-8. ZVS 데드 타임. 위 스위치

Q_H

가 꺼진 뒤 인덕터 전류

I_0

가 스위치 노드 커패시턴스를 옮겨

v_{sw}

가 0에 닿으면 아래 스위치

Q_L

이 역도통하고, 그 뒤에 게이트를 켠다. 전류가 부족하면(점선) 데드 타임 끝에 잔여 전압

v_{rem}

이 남아 그만큼 하드 턴온 손실이 생긴다.

SIMULATOR

데드 타임 ZVS 전이: 전류·데드 타임·Q_oss

소자 (650 V급)

전이 전류 I₀ 데드 타임 버스 전압

전이 시간 t_tr—

잔여 전압 v_rem—

ZVS 최소 전류 2Q_oss/t_dead—

턴온 용량 손실 / 하드 대비—

P (200 kHz)—

스위치 노드는

dv/dt = -I_0/[C_{oss}(v) + C_{oss}(V-v)]

로 움직이므로 전하 균형

I_0 t = Q_{oss}(V) - Q_{oss}(v) + Q_{oss}(V-v)

를 이분법으로 풀어

v(t)

와 잔여 전압을 구한다(두 소자의 비선형

C_{oss}

는 9절 모델, 0.5 V 간격 적분표). 데드 타임이 끝날 때 남은 전압

v_{rem}

에서 켜면 손실

E_{oss,L}(v_{rem}) + V[Q_{oss,H}(V) - Q_{oss,H}(V-v_{rem})] - [E_{oss,H}(V) - E_{oss,H}(V-v_{rem})]

을 잃는다. 위: 데드 타임 동안

v_{sw}(t)

, 아래: 데드 타임에 따른 손실 곡선(현재 전류). 해볼 것: ① GaN은 400 V·50 ns에서 약 2 A면 ZVS가 되지만, 슈퍼정션은 약 18 A가 필요하다. ② 슈퍼정션은 전압이 수십 V 아래로 내려온 뒤

C_{oss}

가 폭증해 전이 끝이 매우 느리다. ③ 전류가 조금 부족한 부분 ZVS도 손실은 크게 준다(

v_{rem}

이 절반이면 손실은 약 1/4 이하).

OB 충전기 CLLC와 GC 충전기 ACF의 ZVSPW-800 OB의 2단 CLLC(1200 V SiC, 약 200 kHz)는 자화 전류로 1차 측 ZVS를 얻는다. 800 V에서 SiC의

Q_{oss}

가 크기 때문에 데드 타임 약 100–200 ns와 자화 전류 수 A가 필요하고, 이 순환 전류가 경부하 효율을 정한다. GC 65 W 충전기는 능동 클램프 플라이백(ACF)으로 약 300 kHz에서 650 V GaN(150 mΩ급,

Q_{oss}

약 15 nC)을 ZVS로 켠다. 하드 스위칭이라면

C_{oss}

손실만

f\,Q_{oss}V

≈ 300 kHz × 15 nC × 400 V ≈ 1.8 W로 65 W 출력의 약 3 %다. 이 손실을 없앤 것이 93 % 효율과 30 W/in³ 밀도의 열쇠다.

측정의 함정: 프로브 지연과 대역폭

스위칭 에너지는 전압과 전류의 곱을 적분하므로 두 파형의 시간 정렬에 민감하다. 전압 프로브와 전류 센서(동축 션트, 로고스키 코일, 전류 프로브)는 케이블 길이와 내부 회로가 달라 수 ns의 프로브 지연 차이(probe skew)를 가진다. 전류 상승과 전압 하강이 수십 ns에 걸치는 IGBT에서는 1 ns가 무시할 만하지만, 전체 전이가 5 ns 안팎인 GaN에서는 1 ns 지연이 $E_{on}$ 을 수십 % 틀리게 만든다. 측정 전에 디스큐 지그(같은 신호를 두 프로브에 동시에 넣는 고정 장치)로 지연을 맞추는 이유다.

t_r \approx \frac{0.35}{BW},\qquad \Delta E_{on} \approx -\,V_{dc}\,I_L\,\Delta t\quad(\Delta t \gt 0:\ \text{전류가 늦게 보임})

대역폭

BW

인 측정 체인의 상승 시간은 약

0.35/BW

다. 100 MHz 프로브는 3.5 ns보다 빠른 에지를 둔하게 만든다. 전류가 오르는 동안 전압은 거의

V_{dc}

이므로, 전류 파형을

\Delta t

만큼 늦게 보면 겹침 적분이 약

V_{dc}I_L\Delta t

만큼 줄어든다. 이 오차는 소자 속도와 무관한 절대 오차라서 빠른 소자일수록 상대 오차가 커진다. 400 V·20 A·1 ns면 8 µJ로, GaN의

E_{on}

수십 µJ에 견주면 매우 크다.

그림 10-9. 스위칭 측정 셋업과 지연 오차. 전류 센서 쪽 지연이 길면 전압·전류 겹침이 실제보다 작게 보여

E_{on}

을 과소평가하고, 반대면 과대평가한다. 전압 프로브 접지 리드의 인덕턴스와 션트의 삽입 인덕턴스도 측정 루프에 링잉을 더한다.

SIMULATOR

프로브 지연·대역폭이 만드는 E_on 오차

소자 속도

전류 센서 지연 − 전압 지연 Δt 전압 프로브 대역폭 전류 센서 대역폭

참 E_on—

측정 E_on—

오차—

측정 상승 시간 (v / i)—

참 파형: 전류가

t_{ri}

동안 매끈하게(코사인 에지) 오른 뒤 전압이

t_{fv}

동안 떨어진다. IGBT 모듈 800 V·400 A(

t_{ri}

120 ns,

t_{fv}

150 ns), SiC 모듈 800 V·400 A(50, 30 ns), GaN 400 V·20 A(2, 4 ns). 측정 파형은 지연을 준 뒤 1차 저역 통과(시정수

1/2\pi BW

)를 거친다. 두 곱의 적분을 전이 전후(필터 꼬리 포함)를 모두 덮는 같은 창에서 비교한다. 실선은 참값, 점선은 측정값, 빨간 면적은 측정된 p(t). 해볼 것: ① GaN에서 Δt = +1 ns면 오차가 약 −30 %(대역폭이 넉넉해도), SiC 모듈은 약 −3 %, IGBT는 1 % 미만. ② Δt = 0이어도 전류 센서 대역폭이 200 MHz면 GaN은 약 −15 %, 20 MHz면 약 −80 % 틀린다. ③ 지연과 대역폭 오차는 서로 상쇄될 수도 있어서 "그럴듯한 값"이 맞는 값이라는 보장이 없다.

핵심 정리

클램프된 유도성 부하의 하드 스위칭은 $V_{dc}\cdot I_L$ 꼭짓점을 지난다. 직선 근사 $E \approx \tfrac12 V I(t_{ri}+t_{fv})$ , 손실 $P_{sw} = f(E_{on}+E_{off}+E_{rr})$ .
이중 펄스 시험은 첫 펄스로 전류를 만들고 그 끝(턴오프)과 둘째 펄스 시작(턴온, 역회복 포함)을 같은 전류·온도에서 잰다. PW-800 800 V·400 A·150 °C: SiC 약 12/8/1 mJ, IGBT 약 40/45/25 mJ.
턴온 4구간: 지연 $t_1$ → 전류 상승 $t_2$ ( $V_{th}\to V_{pl}$ ) → 밀러 플래토 $t_3 = Q_{gd}R_G/(V_{dr}-V_{pl})$ → 완전 충전. 손실은 ②③, 턴오프는 역순이며 IGBT는 꼬리 전류가 더해진다.
턴오프 오버슈트 $\Delta V \approx L_\sigma\,di/dt$ (15 nH × 5–10 A/ns = 75–150 V), 링잉 $f = 1/2\pi\sqrt{L_\sigma C_{oss}}$ , 감쇠 $\zeta = (R/2)\sqrt{C/L}$ .
공통 소스 인덕턴스는 게이트 시정수를 $R_GC_{iss} + g_{fs}L_s$ 로 늘려 빠른 소자의 $di/dt$ 를 묶는다. 켈빈 소스로 끊는다.
$R_G$ ↑ → 손실↑·오버슈트↓. "정격 여유 안에서 가장 빠르게"가 목표이고, $L_\sigma$ 를 줄여야 그 범위가 넓어진다.
하드 턴온 용량 손실은 $Q_{oss}V$ 로 $R_G$ 와 무관하다. 칩 면적 최적에서 $P_{min} \propto \sqrt{f\cdot R_{on}Q}$ , 그래서 $R_{on}\cdot Q$ FOM이 중요하다.
ZVS: 데드 타임 안에 $I_0 \ge 2Q_{oss}/t_{dead}$ 로 노드를 옮기면 턴온· $C_{oss}$ 손실이 사라진다. 측정에서는 프로브 지연 $\Delta t$ 가 $VI\Delta t$ 급 오차를 만들어 빠른 소자일수록 치명적이다.

확인 퀴즈

1. 클램프된 유도성 부하에서 800 V·400 A를 켜는데 전류 상승 60 ns, 전압 하강 40 ns가 걸렸다. 직선 근사 $E_{on}$ 에 가장 가까운 값은?

E_{on} \approx \tfrac12 \cdot 800 \cdot 400 \cdot (60+40)\,\text{ns} = 16

mJ. 유도성 부하에서는 전류가 오르는 동안 전압이

V_{dc}

에 머물러 계수가 1/2이다. 1/6은 전압과 전류가 함께 움직이는 저항성 부하의 값이다.

2. 밀러 플래토 구간의 길이를 직접 정하는 조합은?

플래토 동안

v_{GS}

는

V_{pl}

에 묶여 게이트 전류가 모두

C_{gd}

를 충·방전한다.

t_3 = Q_{gd}R_G/(V_{dr}-V_{pl})

이다. 그래서 전류가 커서

V_{pl}

이 오르면 게이트 전류가 줄어 전압 하강이 느려진다.

3. PW-800 TI의 루프 인덕턴스 15 nH에서 턴오프 di/dt가 8 A/ns, 실효 $C_{oss}$ 가 1.5 nF일 때 오버슈트와 링잉 주파수는?

\Delta V = 15\,\text{nH}\times 8\,\text{A/ns} = 120

f = 1/(2\pi\sqrt{15\,\text{nH}\cdot 1.5\,\text{nF}}) \approx 1/(2\pi\cdot 4.74\,\text{ns}) \approx 33.5

MHz. 1200 V 소자에 800 V + 120 V + 링잉이 걸린다.

4. 3핀 패키지의 GaN 소자에서 $R_G$ 를 아무리 줄여도 턴온 di/dt가 일정 값 이상 빨라지지 않았다. 가장 그럴듯한 원인과 대책은?

\tau_{eff} = R_GC_{iss} + g_{fs}L_s

에서

R_G \to 0

이면

di/dt \to (V_{dr}-V_{pl})/L_s

로 포화한다. GaN은

C_{iss}

가 작고

g_{fs}

가 커서

L_s

1–2 nH만으로도 지배적이다. 4핀·켈빈 단자로 게이트 루프에서

L_s

를 빼야 한다.

5. 400 V 하드 스위칭 하프 브리지에서 같은 두 소자의 $Q_{oss}$ (400 V)가 각각 130 nC다. 100 kHz에서 $C_{oss}$ 때문에 매 턴온 생기는 손실을 전력으로 쓰면?

DUT 자신의

E_{oss}

와, 상대 소자를 충전하며 잃는

Q_{oss}V - E_{oss}

의 합이

Q_{oss}V

= 130 nC × 400 V = 52 µJ. 100 kHz면 5.2 W다. 이 손실은 켜는 속도와 무관하므로

R_G

로 바꿀 수 없고, ZVS로만 없앤다.

6. 칩 면적을 최적으로 고른 설계에서 스위칭 주파수를 4배 올리면 최소 소자 손실은 대략?

P(a) = I^2R/a + f\,a\,E_c

의 최소는

2I\sqrt{R E_c f}

이고

a_{opt} = \sqrt{I^2R/(fE_c)}

다. 주파수 4배 → 손실 2배, 최적 면적 1/2배. 겹침 손실

fE_{vi}

가 크면 이보다 조금 더 는다.

7. GaN 소자를 400 V·20 A에서 이중 펄스로 쟀더니 $E_{on}$ 이 이론보다 25 % 작게 나왔다. 가장 먼저 의심할 것은?

GaN의 전이 시간은 수 ns라 1 ns의 지연 차이도 겹침 면적을 크게 바꾼다(오차

\sim VI\Delta t

= 8 µJ/ns). 전류가 늦게 보이면 과소평가된다. 디스큐 지그로 맞추고, 수백 MHz–GHz 대역의 동축 션트를 쓴다.

유도성 부하 하드 스위칭

이중 펄스 시험: 스위칭 에너지를 재는 표준 회로

턴온 4구간과 밀러 플래토

턴온 4구간 계산기: 게이트 전하로 읽는 파형

턴오프: 전압이 먼저, 전류는 나중에

Eon,Eoff,ErrE_{on}, E_{off}, E_{rr}Eon​,Eoff​,Err​: 파형을 적분한다

이중 펄스 시험: 턴온·턴오프 파형과 스위칭 에너지

루프 인덕턴스: 오버슈트와 링잉

턴오프 오버슈트와 RLC 링잉

공통 소스 인덕턴스와 켈빈 소스

공통 소스 인덕턴스가 늦추는 턴온

게이트 저항으로 속도 조절하기

RG 스윕: 스위칭 손실 ↔ 오버슈트

출력 커패시턴스 손실: QossQ_{oss}Qoss​와 EossE_{oss}Eoss​

Coss 곡선 적분: Qoss, Eoss와 하드 스위칭 용량 손실

스위칭 주파수와 손실: 칩 면적의 최적점

손실 대 칩 면적·주파수: Ron·Q 성능 지수의 의미

소프트 스위칭: ZVS와 ZCS

데드 타임 ZVS 전이: 전류·데드 타임·Qoss

측정의 함정: 프로브 지연과 대역폭

프로브 지연·대역폭이 만드는 Eon 오차

핵심 정리

확인 퀴즈

$E_{on}, E_{off}, E_{rr}$ : 파형을 적분한다

R_G 스윕: 스위칭 손실 ↔ 오버슈트

출력 커패시턴스 손실: $Q_{oss}$ 와 $E_{oss}$

C_oss 곡선 적분: Q_oss, E_oss와 하드 스위칭 용량 손실

손실 대 칩 면적·주파수: R_on·Q 성능 지수의 의미

데드 타임 ZVS 전이: 전류·데드 타임·Q_oss

프로브 지연·대역폭이 만드는 E_on 오차