Chapter 15

전력 모듈 패키징

SiC 다이 한 장은 4.5 mm 정사각형에 불과하지만, 그 다이가 400 A를 스위칭하고 40 W를 열로 내놓고 1,200 V를 견디려면 그 아래위에 열 길, 전류 길, 절연 벽이 모두 있어야 한다. 전력 모듈(power module)은 이 세 길을 몇 mm 두께 안에 겹쳐 쌓은 구조물이다. 다이 접합이 열저항과 수명을, 세라믹 기판이 절연과 열 퍼짐을, 와이어와 버스바가 기생 인덕턴스와 오버슈트를, 젤과 하우징이 부분 방전을 정한다. 이 장은 PW-800 트랙션 인버터의 1200 V SiC 하프 브리지 모듈을 한 층씩 계산하며 분해한다.

모듈 층 구조(다이·소결층·DBC/AMB·베이스판·젤·하우징)를 그리고 층별 열저항을 45° 열 퍼짐 모델로 계산할 수 있다.
Al₂O₃·AlN·Si₃N₄ 세라믹을 열전도·강도·열팽창으로 비교하고, 두꺼운 구리를 쓰는 AMB에 Si₃N₄가 필요한 이유를 응력으로 설명할 수 있다.
솔더와 은 소결을 녹는점·상동 온도·열전도·피로로 비교하고, 와이어·리본·클립의 저항·인덕턴스·발열을 계산할 수 있다.
정류 루프 인덕턴스를 평행판 식 $L \approx \mu_0 l d/w$ 로 추정하고 턴오프 오버슈트와 링잉을 계산할 수 있다.
병렬 다이의 공통 소스 인덕턴스·문턱 전압·온저항 편차가 과도·정상 전류 분배에 주는 영향을 시간 영역에서 보일 수 있다.
열팽창 불일치에 의한 접합층 전단 응력·변형률, 삼중점 전계와 부분 방전 개시 전압을 계산하고 디스크리트와 모듈을 비교할 수 있다.

모듈 층 구조: 다이에서 냉각수까지

하프 브리지 모듈을 위에서 아래로 자르면 층이 열 개쯤 나온다. 맨 위 단자와 본드 와이어는 전류를, 그 아래 SiC 다이는 스위칭을, 다이 접합층(솔더 또는 은 소결)은 다이를 기판에 붙이고 열을 내려보낸다. DBC(direct bonded copper) 또는 AMB(active metal brazing) 기판은 위 구리 패턴(회로), 세라믹(절연), 아래 구리(열 퍼짐)를 한 판으로 묶는다. 기판은 다시 베이스판에 솔더나 소결로 붙고, 베이스판 아래 핀핀(pin-fin)이 냉각수에 직접 잠긴다. 전체를 실리콘 젤이 덮어 습기와 부분 방전을 막고, 플라스틱 하우징이 단자를 붙잡는다.

그림 15-1. PW-800 SiC 하프 브리지 모듈 단면(개념도, 두께는 과장). 위 구리는 DC+·AC·DC− 세 패턴으로 나뉘고, 하이사이드(HS) 다이는 DC+ 패턴 위, 로사이드(LS) 다이는 AC 패턴 위에 앉는다. 열은 다이에서 거의 수직으로 냉각수까지 내려가며, 층마다 조금씩 옆으로 퍼진다.

층마다 맡은 일이 다르니 재료의 요구도 다르다. 열 길 위의 모든 층은 열전도가 좋아야 하지만, 세라믹만은 전기를 막아야 한다. 또 위아래 층의 열팽창 계수(coefficient of thermal expansion, CTE)가 다르면 온도가 오르내릴 때마다 계면이 비틀린다(7절). 아래 표가 이 장의 계산에 쓰는 대표값이다.

층	재료	두께	열전도 (W/m·K)	CTE (ppm/K)	주된 역할 · 약점
다이	4H-SiC	150 µm	약 330 (100 °C)	약 4.0	스위칭 · 단단하고 CTE가 작다
다이 접합	은 소결 / SAC305 솔더	30 / 80 µm	약 200 / 58	19 / 21	열·전기 연결 · 솔더는 피로
위·아래 구리	무산소 구리	0.3–0.8 mm	390	17	회로·열 퍼짐 · CTE 큼
세라믹	Al₂O₃ / AlN / Si₃N₄	0.32–0.63 mm	24 / 170 / 90	6.8 / 4.6 / 2.8	절연 · 취성 파괴
기판 접합	솔더 또는 소결	약 100 µm	58	21	대면적 · 가장자리 박리
베이스판	구리 핀핀	3 mm + 핀	390	17	열 퍼짐·직접 냉각
봉지	실리콘 젤	수 mm	약 0.2	약 300	절연·습기 차단 · 부분 방전

열 경로는 1D로 쌓은 저항이지만, 다이(4.5 mm)보다 층이 넓어서 열이 내려가며 옆으로 퍼진다. 가장 간단한 근사는 45° 퍼짐이다. 정사각형 열원 한 변 $a$ 가 깊이 $z$ 에서 $a + 2z$ 로 넓어진다고 보면, 한 층의 열저항은 적분으로 닫힌 꼴이 된다.

R_{\text{층}} = \int_{z_1}^{z_2}\frac{dz}{k\,(a+2z)^2} = \frac{1}{2k}\left(\frac{1}{a+2z_1} - \frac{1}{a+2z_2}\right),\qquad R_{th,\text{stack}} = \sum_{\text{층}} R_{\text{층}}

k

는 층의 열전도(W/m·K),

z_1, z_2

는 다이 윗면에서 잰 층의 위·아래 깊이. 얇은 층(

z_2 - z_1 \ll a

)은

R \approx t/(k a_{\text{eff}}^2)

로 1D 식과 같아진다. 이 근사는 다이 간 열 결합, 냉각수 대류를 빼므로 다이 하나의 접합–베이스판 바닥 열저항(약 0.3 K/W)만 준다. 열 회로·과도 열 임피던스는 14장에서 다룬다.

세라믹 기판: DBC와 AMB, Al₂O₃·AlN·Si₃N₄

DBC는 구리판을 1,065 °C 근처에서 산화물 공정(Cu–O 공융)으로 Al₂O₃나 AlN에 직접 붙인다. AMB는 Ti 같은 활성 금속이 든 Ag–Cu 브레이즈로 약 850 °C에서 구리를 붙여, 산화물이 아닌 Si₃N₄에도 쓸 수 있고 0.8 mm 이상의 두꺼운 구리를 견딘다. 두 경우 모두 구리는 접합 온도에서 실온으로 식으며 세라믹보다 훨씬 많이 줄어든다. 이 잔류 응력과 운전 중 온도 사이클이 세라믹 가장자리의 패각상 균열(conchoidal crack)과 구리 박리를 만든다.

그림 15-2. DBC와 AMB 기판(개념도). AMB는 활성 금속 브레이즈 덕분에 Si₃N₄에 두꺼운 구리를 붙일 수 있다. 구리 가장자리를 계단(딤플) 모양으로 식각하면 가장자리 응력이 줄어 열 사이클 수명이 늘어난다.

세라믹	열전도 (W/m·K)	CTE (ppm/K)	굽힘 강도 (MPa)	파괴 인성 (MPa·√m)	$\varepsilon_r$	절연 강도 (kV/mm, AC)	상대 가격
Al₂O₃ (96 %)	24	6.8	약 400	약 3.5	9.8	약 15	1
AlN	170	4.6	약 350	약 3.0	8.8	약 15	약 3–5
Si₃N₄	90	2.8	약 700	약 6.5	8.0	약 20	약 4–6

세 세라믹의 선택은 두 축의 줄다리기다. AlN은 열전도가 가장 좋지만 약해서 0.63 mm처럼 두껍게 써야 하고, 두꺼운 구리를 붙이면 깨진다. Si₃N₄는 열전도가 AlN의 절반이지만 강도와 인성이 두 배라 0.32 mm로 얇게 쓸 수 있고, 얇아진 만큼 열저항 손해를 상당 부분 되찾는다. 아래 시뮬레이터의 기계 여유는 두 식으로 잰다. 장착·굽힘 하중에 대한 최소 두께 $t_{\min} = \sqrt{6 m\,S/\sigma_f}$ 와, 온도 변화 $\Delta T$ 에서 구리–세라믹–구리 대칭 적층이 세라믹에 거는 면내 응력이다.

\sigma_c = \min\!\left[\frac{(\alpha_{Cu} - \alpha_c)\,\Delta T}{1/E_c + t_c/(2 t_{Cu} E_{Cu})},\;\; \frac{2 t_{Cu}\,\sigma_{y,Cu}}{t_c}\right],\qquad \text{여유} = \frac{\sigma_f}{\sigma_c}

첫 항은 탄성 적층의 힘 평형과 변형 적합에서 나온다. 둘째 항은 구리가 항복(

\sigma_{y,Cu} \approx 100

MPa, 가공 경화 포함)해서 더 큰 힘을 못 거는 상한이다.

m

은 단위 폭당 굽힘 모멘트(여기서는 3 N·m/m),

S

는 안전 계수 2. 가장자리 응력 집중과 피로를 뺀 교육용 지수라, 여유가 1보다 크다고 균열이 안 생긴다는 뜻은 아니다. 다만 순서는 실험과 맞는다.

SIMULATOR

세라믹 비교: 두께에 따른 열저항과 기계·절연 여유

세라믹

세라믹 두께 구리 두께(위·아래) 열 사이클 폭 ΔT

다이 1개 j–베이스판 R_th—

세라믹 비중

세라믹 응력 / 여유—

굽힘 최소 두께—

절연 시험 평균 전계—

선 세 개는 위 45° 퍼짐 식으로 계산한 다이 하나(4.5 mm)의 접합–베이스판 바닥 열저항이다(다이 150 µm, 소결 30 µm, 위·아래 구리, 세라믹, 솔더 100 µm, 베이스판 3 mm). 빨간 띠는 고른 세라믹의 굽힘 최소 두께보다 얇은 영역. 절연 전계는 교육용 가정인 절연 시험 2.5 kV rms(피크 3.5 kV)를 세라믹 두께로 나눈 값이다. 해볼 것: ① Al₂O₃ 0.32 mm는 Si₃N₄보다 열저항이 훨씬 크고 기계 여유도 모자라다. ② AlN에 구리 0.8 mm를 붙이면 열은 좋지만 응력 여유가 1 아래로 떨어진다. ③ Si₃N₄를 0.2 mm까지 얇게 하면 절연 전계가 한계에 다가간다.

세라믹 공정과 금속화 패턴은 PackagingBook 기판 장에서 더 자세히 다룬다.

다이 접합: 솔더 대 은 소결

오랫동안 전력 모듈의 다이 접합은 SnAgCu(SAC) 같은 무연 솔더나 고연납 솔더였다. 솔더는 녹여 붙이니 공정이 쉽지만, 녹는점이 운전 온도에 너무 가깝다. 금속은 절대 온도로 잰 녹는점의 절반(상동 온도(homologous temperature) $T/T_m \gt 0.5$ )을 넘으면 크리프가 활발해진다. SAC305(녹는점 217 °C)는 실온에서 이미 $T/T_m = 0.61$ 이고, SiC가 노리는 175 °C에서는 0.91이다. 반쯤 녹은 상태에서 매 사이클 비틀리는 셈이다.

은 소결(silver sintering)은 수십 nm–µm 은 입자 페이스트를 약 250 °C, 10–30 MPa(가압) 또는 무가압으로 굳힌다. 입자 표면 확산으로 목(neck)이 자라 다공성 은 덩어리가 되는데, 녹는점은 은 그대로 961 °C다. 낮은 온도에서 만들고 높은 온도에서 쓰는 셈이다. 열전도도 솔더의 3–4배다. 대가는 가압 장비, 은 가격, 다이와 기판에 은·금 계열 표면 처리가 필요하다는 점이다. 구리–주석 금속간 화합물로 굳히는 확산 솔더링(transient liquid phase, TLP)도 같은 목표(낮게 녹여 높게 쓰기)를 가진다.

그림 15-3. 솔더와 은 소결(개념도). 솔더는 녹여 붙이므로 큰 보이드가 생기기 쉽고, 운전 온도가 녹는점에 가까워 크리프 피로가 빠르다. 소결층은 작은 기공이 고르게 퍼진 다공성 은이다.

T_H = \frac{T_j + 273.15}{T_m + 273.15},\qquad k_{\text{소결}} \approx k_{Ag}(1-p)^{3.3},\qquad R_{\text{접합}} \approx \frac{t}{k\,A_{\text{die}}}

T_H

는 상동 온도,

p

는 다공도,

k_{Ag} = 429

W/m·K. 지수 3.3은 다공도 15–25 %에서 실측 범위(약 150–250 W/m·K)를 따라가도록 맞춘 교육용 경험식이다.

A_{\text{die}} = 20.25

mm²(4.5 mm 다이).

SIMULATOR

다이 접합 재료: 상동 온도와 접합층 열저항

접합 재료

접합층 두께 소결 다공도 최대 접합 온도 Tj

상동 온도 T/T_m—

열전도 k—

접합층 R_th (다이 1개)—

40 W에서 접합층 ΔT—

곡선은 네 재료의

T_H(T_j)

(SAC305 217 °C, 고연납 Pb95Sn5 약 308 °C, 확산 솔더의 Cu₃Sn 약 676 °C, 은 961 °C). 0.5 위는 크리프 영역, 0.8 위는 크리프가 지배하는 영역이다. 다공도 슬라이더는 은 소결에만 쓴다. 해볼 것: ① SAC305로 T_j를 175 °C에 두면

T_H

가 0.9를 넘는다. ② 은 소결은 250 °C에서도 0.43이다. ③ 다공도를 40 %로 올리면 열전도가 100 W/m·K 아래로 떨어져 장점이 줄어든다(가압이 중요한 이유).

다이 접합 공정 전반(에폭시, 공정 접합, 보이드 검사)은 PackagingBook 다이 접합 장에 있다.

윗면 연결: Al 와이어, Cu 와이어, 리본, 클립

다이 윗면의 소스(또는 이미터) 전극은 굵은 본드 와이어(heavy wire bond)로 기판에 잇는다. 전통적으로 지름 300–500 µm 알루미늄 와이어를 초음파로 붙였다. Al은 부드러워 다이를 다치지 않지만, 다이(CTE 4)와 Al(23)의 열팽창 차이로 접합부 들뜸(lift-off)과 굽은 뿌리 힐 균열(heel crack)이 생긴다(16장). Cu 와이어는 전기 저항이 40 % 낮고 강도가 높아 파워 사이클 수명이 수 배 늘지만, 단단해서 다이 위에 두꺼운 Cu 금속화(버퍼)가 필요하다. 리본은 넓은 단면으로 저항·인덕턴스를 줄이고, 클립은 구리판을 다이에 소결·솔더해 와이어를 아예 없앤다. 클립은 윗면으로도 열을 뺄 수 있어 양면 냉각의 출발점이 된다.

그림 15-4. 다이 윗면 연결 방식(개념도). 와이어는 유연하지만 점 접촉이라 들뜸·힐 균열이 수명을 정한다. 클립은 넓은 면으로 붙어 전류 밀도가 고르고 루프가 낮다.

와이어 하나는 길이 $l$ , 반지름 $r$ 인 도선이다. 저항, 부분 자기 인덕턴스, 그리고 양 끝(다이·기판)으로만 열이 빠질 때 가운데 온도 상승은 다음과 같다.

R_w = \frac{\rho(T)\,l}{\pi r^2},\qquad L_{ij} = \frac{\mu_0 l}{2\pi}\left[\ln\!\left(\frac{l}{s_{ij}} + \sqrt{1+\frac{l^2}{s_{ij}^2}}\right) - \sqrt{1+\frac{s_{ij}^2}{l^2}} + \frac{s_{ij}}{l}\right],\qquad \Delta T_{\text{mid}} = \frac{I_w^2\,\rho\, l^2}{8\,k\,(\pi r^2)^2}

L_{ij}

는 간격

s_{ij}

인 평행 도선 두 가닥의 부분 상호 인덕턴스(그로버 식). 자기 인덕턴스는

s_{ii} = 0.7788\,r

(기하 평균 반지름)를 넣는다.

N

가닥에 전류가 고르게 나뉘면 묶음 인덕턴스

L_{\text{묶음}} = \frac{1}{N^2}\sum_i\sum_j L_{ij}

. 클립(폭

w

, 두께

t

)은

L = \frac{\mu_0 l}{2\pi}\left[\ln\frac{2l}{w+t} + 0.5 + 0.2235\frac{w+t}{l}\right]

\rho

는 온도에 따라 Al

2.65\times10^{-8}(1+0.0043\,\Delta T)

, Cu

1.68\times10^{-8}(1+0.0039\,\Delta T)

Ω·m.

SIMULATOR

본드 와이어 대 클립: 저항·인덕턴스·발열

와이어 재료

지름 다이당 와이어 수 와이어 길이 다이 전류(rms)

와이어 묶음 저항 / R_DS(on) 대비—

와이어 가운데 온도 상승—

묶음 부분 인덕턴스—

클립(4×0.3 mm) R · L · ΔT—

배치—

그래프는 다이 전류에 따른 와이어 가운데 온도 상승(선)과 같은 길이 Cu 클립(점선). 와이어 끝 온도는 125 °C로 두고 ρ(T)를 반복 계산한다. 와이어는 다이 폭 4.2 mm 위에 고르게 놓이며 최소 간격은 지름의 1.5배다(넘치면 2열 스티치로 놓고, 인덕턴스 계산은 한 평면으로 근사). 해볼 것: ① Al 250 µm 2가닥에 다이 전류 80 A를 흘리면 ρ(T) 되먹임으로 온도가 발산한다(용단). 실제로는 젤이 조금 식혀 주지만 크게 다르지 않다. ② 가닥을 늘리면 인덕턴스는

1/N

보다 천천히 준다 — 가까운 가닥끼리 상호 인덕턴스가 크기 때문이다. ③ 클립은 저항과 발열이 한 자릿수 작다.

윗면 연결 선택PW-800 모듈은 다이 윗면에 두꺼운 Cu 금속화(약 10–20 µm)를 올리고 Cu 와이어 400 µm를 다이당 8가닥 쓴다(교육용 가정). 다이 전류 rms 약 40 A(상전류 250 A rms, 스위치 8다이)에서 묶음 저항은 약 0.3 mΩ로 다이

R_{DS(on)}

16 mΩ의 2 % 안팎이고 와이어 온도 상승은 2 K 남짓이다(가닥은 두 줄로 스티치). 와이어가 문제인 것은 전기가 아니라 열팽창 피로와 루프 인덕턴스다. 이 때문에 다음 세대는 클립 또는 평면 연결로 간다. 와이어 본딩 공정은 PackagingBook 와이어 본딩 장 참고.

정류 루프 인덕턴스와 저인덕턴스 배치

하프 브리지에서 로사이드 스위치가 꺼지면 부하 전류는 하이사이드 다이오드(SiC는 바디 다이오드 또는 동기 MOSFET)로 옮겨 간다. 이때 전류가 바뀌는 고리, 곧 정류 루프(commutation loop)는 DC 링크 커패시터 → 버스바 → 모듈 DC+ → 하이사이드 → AC 패턴 → 로사이드 → DC− → 버스바 → 커패시터다. 이 고리의 인덕턴스 $L_\sigma$ 에 $di/dt$ 가 걸려 스위치 양단에 $L_\sigma\,di/dt$ 만큼 전압이 더 걸린다(파형과 손실은 10장).

그림 15-5. 정류 루프와 라미네이트 버스바(개념도). 루프 인덕턴스는 전류 고리가 감싸는 넓이에 비례한다. 들어가는 전류(DC+)와 나오는 전류(DC−)를 얇은 절연막을 사이에 두고 포개면 넓이가

l \times d

로 줄어든다.

L_\sigma = L_{\text{모듈}} + L_{\text{버스}} ,\qquad L_{\text{버스}} \approx \mu_0\frac{l\,d}{w} + L_{\text{단자}} + L_{\text{커패시터}},\qquad \Delta V \approx L_\sigma\frac{di}{dt},\qquad f_{\text{ring}} = \frac{1}{2\pi\sqrt{L_\sigma C_{oss}}}

평행판 식은

w \gg d

일 때 맞고, 가장자리 자기장 때문에 실제는 조금 크다.

L_{\text{커패시터}}

는 필름 커패시터의 자체 인덕턴스와 연결부(수 nH). 모듈 안에서는 와이어 루프 높이, DC+와 DC− 패턴의 간격, 다이 배치가

L_{\text{모듈}}

을 정한다. 아래 시뮬레이터의 턴오프 파형은

v_{DS}

가

V_{DC}

에 닿은 뒤 채널 전류가 1/4 코사인 꼴(최대 기울기 = 설정한

di/dt

)로 줄 때

L\,\dot i_L = V_{DC} - v

C_{oss}\dot v_C = i_L - i_{ch}

v = v_C + R_s(i_L - i_{ch})

를 RK4로 적분한다(

C_{oss} = 1.6

nF, 감쇠

R_s = 0.25

Ω).

SIMULATOR

정류 루프 인덕턴스 추정과 턴오프 오버슈트

모듈 내부 배치

버스바 길이 l 버스바 폭 w 판 간격 d 커패시터·연결 턴오프 di/dt

L_σ (모듈 + 버스)—

L·di/dt—

v_DS 피크 (적분)—

링잉 주파수—

1200 V 대비—

조건:

V_{DC}

= 800 V, 스위칭 전류 400 A. 위는

v_{DS}

, 아래는 스위치 전류

i_L

(점선은 채널 전류). 기본값이 PW-800 15 nH(모듈 8 + 버스 7). 해볼 것: ① 판 간격을 5 mm로 벌리면 버스바만 10 nH가 넘는다. ② di/dt 10 A/ns에서 피크가 1,000 V에 다가간다 — DC 링크 최대 850 V까지 생각하면 여유가 얼마 남지 않는다. ③ 포갠 배치(3 nH)로 바꾸면 같은 피크에서 di/dt를 더 키워 스위칭 손실을 줄일 수 있다.

모듈 안에서 인덕턴스를 줄이는 기술은 세 갈래다. 첫째, DC+와 DC− 패턴을 나란히 또는 위아래로 포개어 반대 전류가 서로의 자기장을 지우게 한다. 둘째, 와이어 루프를 낮추거나 클립·평면 연결로 바꾼다. 셋째, 모듈 안에 작은 스너버 커패시터를 넣어 가장 빠른 $di/dt$ 성분의 고리를 짧게 만든다. 단자 쪽에서는 DC+와 DC− 단자를 붙여 세우고 라미네이트 버스바가 바로 받게 한다.

병렬 다이의 전류 분배

SiC 웨이퍼 결함 때문에 큰 다이는 수율이 나쁘다(8장). 그래서 400 A 스위치는 4.5 mm 다이 8개를 병렬로 묶는다. 정상 상태에서는 온저항이 큰 다이에 전류가 덜 흐르고, SiC $R_{DS(on)}$ 은 온도가 오르면 커지므로(25 °C 16 mΩ → 175 °C 약 26 mΩ) 뜨거운 다이가 전류를 덜 받아 스스로 고르게 된다. 문제는 스위칭 과도다. 다이마다 소스에서 DC− 단자까지의 길이가 다르면 공통 소스 인덕턴스(common-source inductance) $L_s$ 가 다르고, 그 위의 $L_s\,di/dt$ 가 게이트 전압을 깎는다.

그림 15-6. 기판 위 병렬 다이(개념도). 단자에서 먼 다이는 소스 전류가 지나는 길이 길어

L_s

가 크다. 게이트 귀환을 다이마다 따로 빼는 켈빈 소스는 이 결합을 끊는다.

\text{포화 구간:}\;\; i_k = g_{fs}\left(v_G - L_{s,k}\frac{di_k}{dt} - V_{th,k}\right) \;\Rightarrow\; \frac{di_k}{dt} = \frac{g_{fs}(v_G - V_{th,k}) - i_k}{g_{fs}L_{s,k}},\qquad \text{정상:}\;\; i_k = I\,\frac{1/R_k(T_k)}{\sum_m 1/R_m(T_m)}

v_G(t) = 18 - 22\,e^{-t/\tau_G}

V(−4 → +18 V,

\tau_G

= 25 ns),

g_{fs}

= 12 A/V(다이당),

L_{s,k} = 0.5\,\text{nH} + (k-1)\Delta L_s

. 다이 합 전류가 부하 전류

I

에 닿으면 다이오드가 꺼지고 게이트가 밀러 플래토

v_p

(

\sum g(v_p - V_{th,k}) = I

)에 머문다고 둔다. 정상 상태는

R_k(T) = R_{k,25}[1 + 0.004(T-25)]

T_k = 65^\circ\text{C} + 0.96\,\text{K/W}\cdot P_k

를 반복해 푼다(다이 사이 열 결합은 무시). 턴온 에너지는

E_k = \int v_{DS}\,i_k\,dt

(전류 상승 동안

v_{DS} = V_{DC}

, 플래토 동안 선형 하강).

SIMULATOR

병렬 다이 전류 분배: 턴온 과도와 정상 상태

병렬 다이 수 다이당 Ls 증가 ΔLs Vth 편차(σ) R_DS(on) 편차(σ) 켈빈 소스 (게이트 루프에서 Ls 제거)

과도 최대/평균 전류—

턴온 에너지 최대/최소—

정상 전류 최대/최소—

정상 T_j 범위—

왼쪽은 턴온 과도

i_k(t)

(다이별 선, 진할수록 단자에서 먼 다이), 오른쪽 막대는 전기-열 반복으로 푼 정상 전류와

T_j

. 부하 전류는 다이당 50 A(8개면 400 A). 해볼 것: ① ΔL_s를 0으로, V_th 편차를 0으로 두면 모든 선이 겹친다. ② ΔL_s = 0.6 nH면 먼 다이가 수 ns 늦게 켜지고 가까운 다이가 턴온 에너지를 더 먹는다. ③ 켈빈 소스를 켜면 L_s 효과가 사라지고 V_th 편차만 남는다. ④ R_DS(on) 편차는 정상 상태에만 나타나며, 양의 온도 계수가 그 차이를 줄인다.

열팽창 계수 불일치와 접합층 응력

SiC 다이의 CTE는 약 4 ppm/K, 구리는 17 ppm/K다. 다이와 기판을 붙인 채 온도를 $\Delta T$ 만큼 올리면 기판은 다이보다 $(\alpha_s - \alpha_d)\Delta T$ 만큼 더 늘어나려 하고, 그 차이를 사이의 얇은 접합층이 전단으로 받아 낸다. 다이 중심에서는 변위가 0이고, 모서리(중심에서 거리 $L$ , 정사각형이면 $L = a/\sqrt2$ )로 갈수록 커진다. 그래서 솔더 피로 균열은 언제나 다이 모서리에서 시작해 안으로 자란다.

그림 15-7. 열팽창 불일치로 생기는 접합층 전단(개념도, 변형 과장). 강체 근사

\gamma \approx \Delta\alpha\,\Delta T\,L/h

는 다이와 기판이 전혀 휘지 않는다는 상한이고, 실제로는 전단 지연(shear lag) 때문에 가운데 응력은 거의 0이고 모서리 근처 짧은 길이에 몰린다.

\tau(x) = \frac{G\,\Delta\alpha\,\Delta T}{h\,\beta}\,\frac{\sinh\beta x}{\cosh\beta L},\qquad \beta^2 = \frac{G}{h}\left(\frac{1}{E_1' t_1} + \frac{1}{E_2' t_2}\right),\qquad \gamma_{\max} = \frac{\tau(L)}{G} \le \frac{\Delta\alpha\,\Delta T\,L}{h}

1D 전단 지연 모델(두 판을 얇은 탄성 접합층이 잇는다).

G

는 접합층 전단 탄성률(SAC 약 19 GPa, 다공 은 소결 약 8 GPa),

h

두께,

E' = E/(1-\nu)

는 2축 탄성률,

t_1, t_2

는 다이·기판 두께.

\tau(L)

가 항복 전단 응력(SAC 약 20 MPa, 소결 약 50 MPa)을 넘으면 접합층이 소성 흐름으로 모든 불일치를 받는다고 보고 강체 근사를 쓴다. 기판의 실효 CTE는

\alpha_{\text{eff}} = \sum E_i t_i\alpha_i/\sum E_i t_i

(구리는 소성을 반영해

E_{Cu} \approx 60

GPa로 둔다). 솔더의 균열 시작 수명은 엥겔마이어 식

N_f = \tfrac12(\Delta\gamma/2\varepsilon_f')^{1/c}

\varepsilon_f' = 0.325

c = -0.442 - 6\times10^{-4}\bar T + 0.0174\ln(1+f)

(

\bar T

= 90 °C, 하루 1,440 사이클). 강체 상한 변형을 쓰므로 절대 수명은 보수적으로 작게 나온다. 그래서 시뮬레이터는 기준 설계(SAC, 4.5 mm 다이, 60 µm, Si₃N₄ AMB, ΔT 60 K) 대비 비율만 보인다.

SIMULATOR

CTE 불일치: 접합층 전단 응력 분포와 피로 지수

온도 변화 ΔT 다이 한 변 a 접합층 두께 h

접합층

기판

기판 실효 CTE—

모서리 전단 응력—

모서리 전단 변형률—

솔더 피로 상대 수명(기준 = 1)—

곡선은 다이 중심(0)에서 모서리(L)까지의 전단 응력

\tau(x)

. 실선은 고른 접합층, 점선은 다른 접합층, 가로 점선은 항복 전단 응력. 해볼 것: ① 다이를 10 mm로 키우면 모서리 변형이 두 배 넘게 커진다 — 큰 다이 하나보다 작은 다이 여럿이 유리한 또 하나의 이유. ② 접합층을 두껍게 하면 변형이 줄지만 열저항이 늘어난다(3절). ③ 구리 리드프레임(CTE 17)은 Si₃N₄ AMB보다 불일치가 크다. ④ 같은 조건에서 SAC는 모서리가 항복해 소성 변형(약 2 %)을 받지만, 항복 응력이 높은 소결층은 탄성 범위(약 0.4 %)에 머문다 — 소결의 피로 수명이 긴 이유다.

같은 불일치는 기판과 베이스판 사이(대면적 솔더, 한 변 수 cm)에서 더 크게 생긴다. 이 층은 가장자리부터 박리되어 열저항을 키우고, 결국 다이 온도를 올려 다른 고장을 재촉한다. 그래서 최근 트랙션 모듈은 베이스판 없이 기판을 바로 냉각기에 소결하거나(직접 냉각), 기판 아래 구리를 두껍게 해 핀핀 역할을 겸하게 한다. 불일치 응력이 수명으로 바뀌는 과정은 16장과 FailureBook 고장 메커니즘 장에서 다룬다.

고전압 절연과 부분 방전: 삼중점의 전계

하프 브리지의 위 구리는 0–850 V로 출렁이고, 아래 구리와 베이스판은 접지다. 세라믹이 이 전압을 막는다. 평균 전계 $V/t_c$ 는 0.32 mm Si₃N₄에 800 V면 2.5 kV/mm로 세라믹 절연 강도(약 20 kV/mm)보다 한참 낮다. 위험은 다른 곳에 있다. 위 구리 가장자리에서 구리·세라믹·젤 세 물질이 만나는 삼중점(triple point)에서는 전극 모서리 때문에 전계가 몰리고, 유전율이 낮은 젤( $\varepsilon_r \approx 2.7$ ) 쪽으로 전계가 더 밀린다. 젤 속 작은 기포나 박리 틈에서 국부 방전, 곧 부분 방전(partial discharge, PD)이 일어나면 젤과 세라믹 표면이 서서히 탄화되어 결국 절연이 무너진다.

그림 15-8. 위 구리 가장자리의 삼중점(개념도). 전계는 전극 모서리에서 몰리고, 낮은 유전율의 젤 쪽이 더 큰 몫을 받는다. 부분 방전은 대개 이 점 근처 젤 속 기포나 계면 틈에서 시작한다.

삼중점 전계는 손으로 풀 수 없으니 2D 라플라스 방정식을 수치로 푼다. 유전율이 다른 물질이 섞여 있으므로 $\nabla\cdot(\varepsilon\nabla\phi) = 0$ 을 유한 차분으로 쓰고, 이웃 격자 사이 면의 유전율은 조화 평균으로 둔다(법선 방향 전속 연속).

\phi_{i,j} = \frac{\sum_{n} \varepsilon_n \phi_n}{\sum_n \varepsilon_n},\qquad \varepsilon_n = \frac{2\varepsilon_{i,j}\varepsilon_{\text{이웃}}}{\varepsilon_{i,j} + \varepsilon_{\text{이웃}}},\qquad E = |\nabla\phi|,\qquad V_{\text{PDIV}} = V\,\frac{E_{\text{inc}}}{E_{\text{젤,max}}(V)}

과완화(SOR,

\omega

= 1.85) 900회 반복, 격자 25 µm. 라플라스 방정식은 선형이라 1 V로 한 번 풀고 전압을 곱한다. 날카로운 모서리의 전계는 이론적으로 특이점(무한대)이므로 최대 전계는 격자 크기에 따라 달라진다. 그래서

E_{\text{inc}}

는 이 격자에서 쓰는 등가 개시 전계(교육용 보정값 약 20 kV/mm)로 둔다. 절대값보다 대책 사이의 상대 비교를 보자.

SIMULATOR

삼중점 전계 지도와 부분 방전 개시 전압 (2D 라플라스 풀이)

세라믹

세라믹 두께

구리 가장자리

인가 전압(피크)

세라믹 평균 전계—

젤 최대 전계—

전계 집중 계수—

PD 개시 전압(피크)—

상태—

가로 3 mm 단면. 왼쪽 위 구리(전압), 아래는 접지 구리, 가운데 띠는 세라믹, 위는 젤. 색이 진할수록 전계가 크고(빨강은 개시 전계

E_{\text{inc}}

를 넘은 칸), 흰 원이 젤 최대 전계 위치, 점은 0.1 V 간격 등전위선이다. 고유전 코팅은 삼중점을 덮는 ε_r = 25, 두께 0.1 mm 층이다. 해볼 것: ① 직각 모서리에서 최대 전계는 평균의 몇 배인가? 경사 식각은 위쪽 모서리를 깎지만 삼중점의 구리 쐐기가 오히려 날카로워져 젤 전계가 거의 줄지 않는다. ② 세라믹을 두껍게 하면 PDIV가 오르지만 열저항도 오른다(2절과 맞바꿈). ③ 고유전 코팅이 젤 쪽 전계를 얼마나 낮추는지 보자. PW-800의 운전 전압은 최대 850 V에 오버슈트 약 150 V를 더한 약 1 kV다.

절연 설계 목표PW-800 모듈의 절연 요구(교육용 가정): 절연 시험 2.5 kV rms 1분, 부분 방전 소멸 전압은 운전 최대(약 1 kV 피크)의 약 1.5배 이상, 정격 수명 동안 PD 10 pC 미만. Si₃N₄ 0.32 mm는 평균 전계로는 충분하지만, 삼중점 전계는 위 시뮬레이터처럼 평균의 수 배라 젤 충전 품질과 가장자리 형상이 PD 여유를 정한다. 800 V 시스템이 400 V보다 절연 설계를 훨씬 어렵게 만드는 지점이다.

디스크리트 대 모듈, 양면 냉각과 임베디드

같은 SiC 다이를 패키지 하나에 하나씩 담은 디스크리트도 있다. 리드가 셋·넷인 스루홀 패키지(TO-247형, 4핀은 켈빈 소스 포함)와 표면 실장 패키지(TOLL형 등, 윗면 냉각형 포함)가 대표다. 디스크리트는 싸고 공급이 쉽고 다이 수를 자유롭게 고를 수 있다. 하지만 패키지 안에 절연이 없어 냉각판과의 사이에 절연 패드를 넣어야 하고(열저항↑), 리드가 길어 루프 인덕턴스가 크며, 수십 개를 병렬로 납땜해야 한다.

그림 15-9. 전력 패키지 다섯 가지(개념도). 왼쪽으로 갈수록 싸고 유연하며, 오른쪽으로 갈수록 루프 인덕턴스와 열저항이 작지만 공정이 어렵다. 양면 냉각은 클립이나 스페이서로 다이 윗면에도 열 길을 만든다.

아래 시뮬레이터는 인버터 한 스위치를 세 가지로 꾸며 비교한다. 손실은 전도 $P_c = R(T)\,I_{rms}^2/2$ 와 스위칭 $P_{sw} = f_{sw}\left[a\hat I/\pi + b\hat I^2/4\right]$ 로 둔다(사인파 반주기 평균, $E(i) = a\,i + b\,i^2$ , $a$ = 10 µJ/A는 전압 전이· $C_{oss}$ 몫, $b = V_{DC}/(di/dt)$ 는 전류 전이 몫). $di/dt$ 는 소자 한계 8 A/ns와 오버슈트 한도 $\Delta V_{\max}/L_\sigma$ (150 V, PW-800 오버슈트 상한) 중 작은 값이다. 루프가 크면 천천히 꺼야 하니 스위칭 손실이 늘어난다.

L_\sigma = \frac{L_{\text{쌍}}}{N} + L_{\text{공통}},\qquad \frac{di}{dt} = \min\!\left(8\,\text{A/ns},\; \frac{150\,\text{V}}{L_\sigma}\right),\qquad T_j = T_f + R_{th,\text{소자}}\,\frac{k_{\text{불균형}}\,(P_c + P_{sw})}{N}

N

은 병렬 소자(다이) 수,

L_{\text{쌍}}

은 하이·로사이드 소자 한 쌍이 만드는 고리(스루홀 약 20 nH, 표면 실장 약 8 nH),

L_{\text{공통}}

은 PCB·커패시터 공통부로, 소자가 많을수록 배선이 넓게 퍼지므로

4 + 0.8N

nH로 둔다. 모듈은

L_\sigma

= 15 nH(8 다이 고정).

R_{th}

는 소자 하나의 접합–냉각수(스루홀 + 절연 패드 약 1.3 K/W, 표면 실장 약 1.05 K/W, 모듈 다이당 0.96 K/W).

k_{\text{불균형}}

은 병렬 전류 불균형 여유(스루홀 1.15, 표면 실장 1.10, 모듈 1.05, 교육용 가정).

R(T)

는 다이 16 mΩ/N에

[1 + 0.004(T-25)]

T_j

는 반복으로 푼다.

SIMULATOR

디스크리트 대 모듈: 한 스위치의 루프·손실·접합 온도

패키지

병렬 소자 수 N (디스크리트) 상전류(rms) 스위칭 주파수

루프 L_σ · di/dt—

전도 / 스위칭 손실—

최고 접합 온도—

부품 수(하프 브리지)—

그래프는 상전류에 따른 최고

T_j

(세 패키지, 같은 N; 모듈은 늘 8 다이). 가로 점선은 설계 상한 150 °C, 세로 점선은 현재 상전류. 냉각수 65 °C. 해볼 것: ① 스루홀 8개는 같은 다이 수의 모듈보다 왜 뜨거운가? (주로 절연 패드 열저항과 분배 여유. N이 작으면 루프가 커져 di/dt도 묶인다 — N = 1로 확인) ② 스루홀로 450 A rms를 150 °C 아래에 두려면 몇 개가 필요한가? ③ 스위칭 주파수를 30 kHz로 올리면 루프 인덕턴스의 대가가 더 커진다.

양면 냉각은 다이 윗면에 클립·스페이서를 소결하고 그 위에 기판·냉각판을 하나 더 올려 열 길을 둘로 만든다. 열저항이 약 30–40 % 줄어 같은 다이로 더 큰 전류를 내거나 다이 수를 줄일 수 있다. 대신 다이 위아래가 모두 단단히 묶여 열 사이클 응력이 커지고, 몰드 수지(젤이 아닌 에폭시 몰드)의 접착·습기 신뢰성이 중요해진다(PackagingBook 몰딩 장). PCB 임베디드는 다이를 기판 속에 묻고 마이크로 비아로 이어 루프를 1–2 nH까지 줄이지만, 아직 열과 수리성에 과제가 있다. 열 쪽의 계산은 14장과 PackagingBook 열 장을 보자.

패키지	루프 L (대략)	R_th 경향	절연	장점	약점
스루홀 디스크리트	15–25 nH/쌍	큼(절연 패드)	외부 패드	값싸고 유연	병렬 조립·분배, 루프
표면 실장·윗면 냉각	5–10 nH/쌍	중간	외부 TIM	자동 조립, 짧은 리드	PCB 전류 한계
하프 브리지 모듈 (젤)	8–15 nH	작음(핀핀)	세라믹 내장	대전류·검증된 신뢰성	부피·가격
양면 냉각 몰드	5–8 nH	가장 작음	세라믹 2장	전력 밀도	응력·몰드 신뢰성
PCB 임베디드	1–3 nH	중간	PCB 절연층	최소 루프·통합	열·수리성·성숙도

3D로 보는 하프 브리지 모듈

아래 3D 모델은 PW-800 SiC 하프 브리지 모듈을 같은 배치로 줄였다(스위치당 다이 8개, 총 16개, 두께 방향은 보이게 과장). ‘분해’ 슬라이더를 올리면 층이 위아래로 벌어져 핀핀 베이스판 → 솔더 → 아래 구리 → 세라믹 → 위 구리 → 소결층 → 다이 → 와이어(또는 클립) → 단자 → 젤 → 하우징 순서가 보인다. 정류 루프를 켜면 DC+ 단자에서 하이사이드 다이, AC 패턴, 로사이드 다이를 지나 DC− 단자로 나가 라미네이트 버스바와 커패시터로 돌아오는 전류 고리가 움직인다.

SiC 하프 브리지 모듈: 분해 · 정류 루프 · 와이어↔클립

분해 정류 루프 전류 표시 와이어 → 클립으로 바꾸기 젤·하우징 표시 버스바·커패시터 표시 자동 회전

모듈 내부 L—

루프 전체 L_σ · 오버슈트(7 A/ns)—

윗면 연결 저항(스위치)—

파워 사이클 수명 경향—

드래그로 회전, 휠로 확대. 다이 16개는 위 구리 DC+ 패턴(하이사이드)과 AC 패턴(로사이드)에 8개씩 앉는다. 와이어를 클립으로 바꾸면 모듈 내부 인덕턴스가 약 8 → 5 nH, 윗면 연결 저항이 한 자릿수 줄고, 파워 사이클 수명은 들뜸이 사라져 늘어난다(16장). 숫자는 4절·5절 모델과 같은 식으로 계산한다.

모듈 한 장 요약1200 V SiC 하프 브리지, 스위치당 4.5 mm 다이 8개(

R_{DS(on)}

약 2.0 mΩ@25 °C, 3.2 mΩ@175 °C). 은 소결 30 µm, AMB Si₃N₄ 0.32 mm + Cu 0.8/0.8 mm, 솔더로 구리 핀핀 베이스판에 접합, Cu 와이어 400 µm × 8/다이, 실리콘 젤 + PPS 하우징. 다이 하나 접합–베이스판 확산 열저항 약 0.3 K/W, 다이 간 결합·대류를 더한

R_{th,j-f}

약 0.12 K/W(스위치당). 모듈 내부 인덕턴스 약 8 nH, 버스바·커패시터 7 nH와 합쳐 15 nH. 절연 시험 2.5 kV rms(교육용 가정).

핵심 정리

전력 모듈은 열 길(다이→접합→구리→세라믹→구리→베이스판→냉각수), 전류 길(단자→구리 패턴→다이→와이어), 절연 벽(세라믹·젤)을 몇 mm에 겹친 구조다. 45° 퍼짐으로 다이 하나의 접합–베이스판 열저항은 약 0.3 K/W다.
AlN은 열전도(170 W/m·K)가 가장 좋지만 약하고, Si₃N₄는 열전도 90 W/m·K에 강도·인성이 두 배라 0.32 mm로 얇게, 두꺼운 구리(AMB 0.8 mm)와 함께 쓸 수 있다. Al₂O₃는 싸지만 열저항이 크다.
솔더(SAC 217 °C)는 175 °C에서 상동 온도 0.9로 크리프 피로가 빠르다. 은 소결(961 °C)은 250 °C에서 만들어 175 °C에서 $T/T_m$ 0.36으로 쓰며 열전도도 3–4배다.
와이어의 전기 저항은 다이 온저항의 1 % 수준이고, 문제는 들뜸·힐 균열과 인덕턴스다. Cu 와이어·리본·클립 순으로 저항·인덕턴스·피로가 좋아진다.
정류 루프 인덕턴스 $L_\sigma$ (PW-800 15 nH = 모듈 8 + 버스 7)가 $L\,di/dt$ 오버슈트(7 A/ns에서 약 105 V)를 정한다. 라미네이트 버스바 $L \approx \mu_0 l d/w$ , 포갠 배치, 클립이 $L$ 을 줄인다.
병렬 다이는 정상 상태에서 양의 온도 계수로 스스로 고르지만, 스위칭 과도는 공통 소스 인덕턴스 차이와 $V_{th}$ 편차가 정한다. 켈빈 소스가 앞의 것을 없앤다.
CTE 불일치 전단은 다이 모서리에서 최대이고 $\gamma \approx \Delta\alpha\,\Delta T\,L/h$ 를 넘지 않는다. 다이가 클수록, 접합층이 얇을수록, 기판 CTE가 클수록 커진다.
삼중점에서는 전극 모서리와 낮은 유전율의 젤 때문에 전계가 평균의 수 배가 되어 부분 방전이 시작된다. 두께·가장자리 형상·고유전 코팅·젤 품질로 막는다.
디스크리트는 싸고 유연하지만 절연 패드·큰 루프·병렬 조립이 대가다. 모듈 → 양면 냉각 → 임베디드로 갈수록 루프와 열저항이 줄어든다.

확인 퀴즈

1. 두꺼운 구리(0.8 mm)를 붙이는 AMB 기판에 AlN보다 Si₃N₄를 주로 쓰는 가장 큰 이유는?

AlN의 열전도(170)가 Si₃N₄(90)보다 높지만 강도 약 350 MPa, 인성 약 3 MPa·√m라 두꺼운 구리의 응력(수백 MPa)에서 깨진다. Si₃N₄는 약 700 MPa, 6.5 MPa·√m라 0.32 mm로 얇게 써서 열저항 손해도 줄인다.

2. SAC305 솔더(녹는점 217 °C)를 175 °C 접합 온도에서 쓰면 상동 온도 $T/T_m$ 는 약 얼마인가?

(175 + 273)/(217 + 273) = 448/490 \approx 0.91

. 0.5를 훨씬 넘어 크리프가 지배한다. 은 소결은

448/1234 \approx 0.36

이다.

3. 라미네이트 버스바(길이 10 cm, 폭 5 cm)의 판 간격을 0.5 mm에서 2 mm로 늘리면 버스바 자체 인덕턴스는?

L \approx \mu_0 l d/w

는

d

에 비례한다.

4\pi\times10^{-7}\times0.1\times0.002/0.05 \approx 5.0

nH. 절연막을 얇게 하되 절연 강도·부분 방전 여유를 지키는 것이 버스바 설계의 핵심이다.

4. 정류 루프 15 nH에서 턴오프 di/dt가 7 A/ns이면 $L\,di/dt$ 오버슈트는?

15\times10^{-9}\times7\times10^{9} = 105

V. DC 링크 800 V면 피크 약 905 V(링잉 포함 조금 더)로 1200 V 정격 안에 있지만, 850 V·10 A/ns면 1,000 V를 넘어 여유가 준다.

5. 병렬 다이 8개 중 소스 단자에서 가장 먼 다이가 턴온 때 늦고 느리게 켜지는 주된 원인과 대책은?

v_{GS,k} = v_G - L_{s,k}\,di_k/dt

이므로

L_s

가 큰 다이는 실효 게이트 전압이 낮아 전류 상승이 늦다. 켈빈 소스는 게이트 루프를 전력 경로와 떼어 이 결합을 없앤다. 온저항 편차는 정상 상태 분배에만 영향을 준다.

6. 같은 ΔT에서 솔더 접합층의 모서리 전단 변형률을 키우는 변화는?

\gamma \lesssim \Delta\alpha\,\Delta T\,L/h

. 다이가 크면

L

이, 구리(CTE 17)에 붙이면

\Delta\alpha

가 커진다. 접합층을 두껍게 하거나(

h

↑) 기판 CTE를 다이에 가깝게 하면 변형이 준다.

7. 위 구리 가장자리 삼중점에서 부분 방전이 잘 시작되는 이유로 옳은 것은?

평균 전계(0.32 mm에 800 V면 2.5 kV/mm)는 낮지만, 모서리 특이점과 유전율 차이(젤 2.7 대 세라믹 8–10) 때문에 젤 쪽 국부 전계가 평균의 몇 배가 된다. 기포 안 기체는 젤보다 훨씬 낮은 전계에서 방전한다.

8. 같은 SiC 다이 8개를 스루홀 디스크리트로 병렬하면 모듈보다 접합 온도가 높아지는 이유로 가장 거리가 먼 것은?

같은 다이면 온저항은 같다. 차이는 패키지가 만든다: 절연 패드(열), 리드·PCB 루프(스위칭 속도 제한), 병렬 분배(불균형 여유).