기판과 패키지 형태

두 가지 캐리어: 리드프레임과 기판

패키지 캐리어는 크게 두 계열이다. 하나는 얇은 금속판을 가공한 리드프레임(Leadframe)이고, 다른 하나는 수지 절연층과 구리 배선을 겹겹이 쌓은 유기 기판(Organic substrate, laminate)이다. 리드프레임은 배선이 한 층뿐이라 단자가 패키지 둘레에만 놓이지만 값이 싸고 열·전기 전도가 좋다. 기판은 여러 층으로 배선을 돌릴 수 있어 단자를 패키지 바닥 전체에 격자로 놓을 수 있다. 단자가 수십~이백 개 남짓이면 리드프레임, 그 이상이거나 플립칩이면 기판을 쓰는 것이 일반적이다.

리드프레임의 재료는 대부분 구리 합금(C194, C7025 등)이다. 열전도와 전기 전도가 좋고 값이 싸다. 예전의 세라믹·대형 다이 패키지에서는 실리콘과 열팽창 계수가 가까운 Alloy 42(Fe–42%Ni, CTE 약 4~5 ppm/K)도 많이 썼지만, 열전도가 구리 합금의 수십 분의 일이라 지금은 쓰임이 줄었다. 두께는 0.1~0.25 mm 정도다. 무늬는 금형으로 찍어 내는 스탬핑(Stamping)이나 감광막을 입히고 양면에서 녹여 내는 식각(Chemical etching)으로 만든다. 스탬핑은 금형 값이 비싸지만 대량 생산 단가가 낮고, 식각은 미세 피치와 하프 에칭(판 두께의 절반만 녹이는 가공)이 가능해 QFN처럼 정밀한 프레임에 쓴다.

리드프레임 한 단위는 다이를 올리는 다이 패드(Die paddle), 와이어가 붙는 인너 리드, 몰드 밖으로 나와 보드에 납땜되는 아우터 리드, 리드들을 붙잡아 두고 몰딩 때 수지가 새는 것을 막는 댐바(Dambar)로 이루어진다. 와이어가 붙는 인너 리드 끝에는 은(Ag)을 부분 도금한다(6장). 프레임 전체에 Ni/Pd/Au를 미리 도금해 두는 PPF(Pre-Plated Frame)는 와이어 본딩과 납땜을 한 가지 도금으로 해결하므로 몰딩 뒤의 주석 도금이 필요 없다.

리드프레임 패키지는 리드의 모양으로 구분한다. 리드를 보드 구멍에 꽂는 DIP(피치 2.54 mm), 양쪽으로 갈매기 날개 모양 리드가 나온 SOP(1.27 mm)와 더 얇고 촘촘한 TSSOP(0.65·0.5 mm), 네 변 모두에 리드가 있는 QFP(0.4~0.8 mm)가 있다. 이들은 몰딩 뒤에 댐바를 잘라 내고(트림), 아우터 리드를 금형으로 구부려 모양을 잡으며(폼), 리드 표면에 무광 주석(Sn)을 7~15 µm 도금해 납땜성을 확보한다. 리드가 가늘고 길수록 평탄도를 맞추기 어려워 QFP는 0.4 mm 피치, 200~300핀 근처에서 한계에 이른다.

QFN(Quad Flat No-lead)은 이 한계를 다른 방향으로 풀었다. 밖으로 나온 리드를 없애고, 패키지 바닥에 리드와 다이 패드의 아랫면을 그대로 드러낸다. 프레임 뒷면에 테이프를 붙인 채 여러 단위를 한꺼번에 몰딩하고(MAP 방식), 다이싱 소로 금속과 수지를 함께 잘라 낱개로 만든다. 리드가 짧아 기생 인덕턴스가 작고, 노출된 다이 패드를 보드에 납땜하면 열이 바로 빠진다. 패키지 크기가 다이에 가깝고 값이 싸서 전력 관리 IC, RF, 차량용 센서에 널리 쓰인다. 다만 접합부가 패키지 밑에 숨어 검사가 어려워, 차량용에서는 리드 옆면에도 솔더가 타고 오르게 한 웨터블 플랭크(Wettable flank) 구조를 쓴다.

유기 기판의 구조

유기 기판은 작게 만든 다층 인쇄 회로 기판이다. 가운데에는 유리 섬유 직물에 수지를 함침해 굳힌 코어(Core)가 있다. 수지는 일반 보드의 FR-4 에폭시보다 유리 전이 온도가 높고 흡습이 적은 BT 수지(Bismaleimide Triazine) 계열이 표준이다. 코어 양면에는 구리 배선이 있고, 맨 바깥은 솔더 레지스트(SR, Solder resist)가 덮는다. 솔더 레지스트는 패드만 열어 두어 솔더가 옆으로 번지는 것을 막고 배선을 보호한다. 위아래 층은 기계 드릴로 뚫고 안쪽 벽을 구리로 도금한 스루홀(PTH, Plated Through Hole)로 잇는다.

와이어 본딩 BGA나 메모리용 CSP는 이런 2~4층 기판이면 충분하다. 하지만 수천 개의 범프가 면 배열로 놓이는 플립칩 다이는 범프 바로 아래에서 배선을 여러 층으로 빼내야 하고, 지름 100 µm가 넘는 기계 드릴 구멍으로는 그 밀도를 감당할 수 없다. 그래서 코어 양면에 얇은 절연 필름과 구리 배선을 한 층씩 번갈아 쌓고, 층 사이는 레이저로 뚫은 지름 수십 µm의 마이크로 비아(Microvia)로 잇는다. 이것이 빌드업 기판(Build-up substrate)이다.

빌드업 절연층의 사실상 표준은 ABF(Ajinomoto Build-up Film)다. 에폭시 계열 수지에 미세한 실리카 필러를 섞은 필름으로, 유리 섬유가 없어 레이저로 깨끗한 구멍이 뚫리고 표면이 매끈해 미세 배선에 유리하다. 한 층의 두께는 대략 15~40 µm다. 코어의 스루홀은 지름 100~300 µm지만 ABF의 마이크로 비아는 CO₂ 레이저로 40~70 µm, UV 레이저로는 그 이하까지 뚫는다. 비아 안을 구리로 꽉 채우면(필드 비아) 비아 위에 다시 비아를 쌓는 스택 비아가 가능해 배선 면적을 아낀다.

서버 CPU나 AI 가속기용 FCBGA 기판은 빌드업 층이 한쪽에 6~10층씩 붙어 전체 층수가 8~20층을 넘고, 한 변이 50 mm를 넘어 대형 제품은 100 mm 안팎에 이른다(2020년대 중반 기준, 공개 자료의 대략값). 면적이 넓고 층이 많을수록 층마다의 수율이 곱해지고, 실리콘(약 2.6 ppm/K)과 기판(코어 면 방향 약 10~15 ppm/K)의 열팽창 차이에 의한 휨이 커진다(14장). 그래서 코어를 두껍고 단단하게 만들거나 저열팽창 유리 섬유를 쓴다.

반대로 모바일용 얇은 패키지는 코어를 아예 없앤 코어리스(Coreless) 기판을 쓴다. 두께가 줄고, 굵은 스루홀이 없어 수직 경로가 짧아지므로 전원 인덕턴스가 작아진다. 대신 강성이 낮아 휨 관리가 어렵다. 유기 코어 대신 유리를 쓰는 유리 코어 기판과, 기판보다 더 미세한 배선이 필요할 때 쓰는 인터포저는 11장에서 다룬다.

배선 형성: 서브트랙티브에서 SAP까지

구리 배선을 만드는 방법은 "있는 구리를 깎아 내느냐, 필요한 곳에만 쌓느냐"로 갈린다. 가장 오래된 서브트랙티브(Subtractive) 방식은 구리박 전체에 감광막을 입혀 배선이 될 자리만 덮고(텐팅), 나머지 구리를 식각액으로 녹여 낸다. 습식 식각은 등방성이라 아래로 파고드는 동안 옆으로도 파고든다. 이 옆 방향 침식이 언더컷이고, 그 결과 배선 단면은 아래가 넓고 위가 좁은 사다리꼴이 된다. 이 정도를 식각 계수(Etch factor)로 나타낸다.

미세 배선은 반대로 접근한다. SAP(Semi-Additive Process)는 절연층 위에 아주 얇은 씨드 구리만 깔고, 감광막으로 배선 자리에 도랑을 만든 뒤 그 안에만 전해 도금으로 구리를 키운다. 감광막을 벗기고 나면 배선 사이에는 얇은 씨드만 남아 있으므로 짧은 식각(플래시 식각)으로 없앤다. 깎아 내는 두께가 1 µm 안팎이라 언더컷이 거의 없고, 단면은 감광막 도랑 모양 그대로 직사각형에 가깝다. 원리는 웨이퍼의 범프·RDL 도금과 같고, 진공 스퍼터 대신 무전해 도금으로 씨드를 까는 점이 다르다. 아래 시뮬레이터로 한 층이 만들어지는 과정을 따라가 보자.

MSAP(Modified SAP)는 그 중간이다. 무전해 씨드 대신 2~3 µm 두께의 얇은 구리박을 붙인 적층판에서 출발해 같은 순서로 패턴 도금을 한다. 유리 섬유가 든 프리프레그 위에서도 쓸 수 있고 구리박의 밀착력이 좋지만, 마지막에 깎아야 할 씨드가 두꺼워 그만큼 선폭 손실이 크다. 스마트폰 메인보드(SLP)와 FCCSP 기판이 주로 이 방식이다.

SAP에서 선폭을 더 줄이려면 씨드와 절연층 사이의 밀착이 문제다. ABF 표면은 디스미어 과정에서 일부러 거칠게 만들어 구리가 물리적으로 맞물리게 하는데(앵커 효과), 배선이 가늘어질수록 거칠기 자체가 선폭에 비해 커지고 고주파에서는 표피 효과 때문에 도체 손실을 늘린다. 그래서 미세 배선용 ABF는 표면 거칠기를 수백 nm 이하로 낮추면서 밀착력을 유지하는 방향으로 발전해 왔다. 노광도 마스크 접촉식에서 레이저 직접 묘화(LDI)와 스테퍼로 옮겨 가고 있다.

표면 처리, 볼 어태치, 싱귤레이션

솔더 레지스트 밖으로 드러난 구리 패드는 그대로 두면 산화되어 납땜도 와이어 본딩도 되지 않는다. 그래서 기판 공정의 마지막에 표면 처리(Surface finish)를 한다.

플립칩 기판의 범프 패드에는 미리 솔더를 얹어 두기도 한다(SOP, Solder on Pad). 표면 처리와 솔더가 만드는 금속간 화합물은 3장, 접합 수명은 7장에서 다뤘다.

기판 패키지는 다이 어태치·접속·몰딩을 마친 뒤 바닥에 솔더 볼을 붙인다. 볼 어태치(Ball attach, ball mount)는 세 단계다. 먼저 볼 패드에 플럭스를 핀 전사나 스텐실 인쇄로 묻힌다. 다음으로 패드 배열과 같은 구멍이 뚫린 지그(스텐실 또는 진공 흡착 툴)로 미리 만들어진 솔더 구슬을 한꺼번에 올려놓는다. 마지막으로 리플로에서 볼이 녹아 패드에 젖고, 표면 장력으로 다시 구형이 된다. SAC305(Sn–3.0Ag–0.5Cu) 볼은 약 217~220 °C에서 녹으므로 피크 온도는 235~250 °C로 잡는다. 이후 플럭스 잔사를 씻고, 볼 누락·크기·위치·높이를 검사한다. 볼 지름은 피치의 약 60%가 기준이다(1.0 mm 피치에 0.6 mm, 0.5 mm 피치에 0.3 mm).

와이어 본딩 BGA와 FCCSP, QFN은 여러 단위가 격자로 배열된 스트립(예: 약 240 × 74 mm) 상태로 조립된다. 마지막에 이를 낱개로 자르는 것이 싱귤레이션(Singulation)이다. 수지와 기판(또는 금속)을 함께 자르는 소 싱귤레이션이 가장 흔하고, 외곽이 직선이 아닌 모듈은 라우터로 따내며, 리드프레임 패키지는 금형으로 찍어 떼어 내는 펀치를 쓴다. 대형 FCBGA는 기판 공장에서 이미 낱개로 잘린 기판을 트레이나 보트에 담아 하나씩 조립하므로 이 단계가 없다.

패키지 형태 정리

패키지 이름은 복잡해 보이지만 세 가지 질문으로 정리된다. 캐리어가 무엇인가(리드프레임, 기판, 없음), 다이를 어떻게 잇는가(와이어, 플립칩), 단자가 어떤 모양인가(리드, 랜드, 볼). 캐리어 없이 웨이퍼 위에서 바로 만드는 WLCSP와 팬아웃은 10장의 주제다.

CSP(Chip Scale Package)는 구조가 아니라 크기에 붙은 이름이다. 패키지 면적이 다이 면적의 1.2배 이하이면 CSP라고 부른다(IPC/JEDEC J-STD-012의 정의). BGA의 볼 피치는 1.27 → 1.0 → 0.8 → 0.65 → 0.5 → 0.4 mm로 단계적으로 줄어 왔고, 0.8 mm 이하를 흔히 파인 피치 BGA(FBGA)라 한다. 패키지의 바깥 치수, 볼 배열, 높이, 공차는 JEDEC의 외형 규격(JEP95에 실린 MS·MO 문서들. 예를 들어 QFN은 MO-220, LQFP·TQFP는 MS-026, SOIC는 MS-012)이 정한다. 규격이 있어서 서로 다른 회사의 패키지를 같은 보드 풋프린트와 같은 테스트 소켓에 쓸 수 있다.

보드 실장과 이스케이프 라우팅

완성된 패키지는 표면 실장(SMT, Surface Mount Technology)으로 메인보드에 붙는다. 두께 0.1~0.15 mm의 스텐실로 보드 패드에 솔더 페이스트를 인쇄하고, 마운터가 부품을 올려놓은 뒤, 리플로 오븐에서 예열 → 활성화 → 용융(피크 약 235~250 °C) → 냉각의 온도 프로파일을 지난다. 솔더가 녹으면 표면 장력이 부품을 패드 가운데로 끌어당기므로(7장의 자기 정렬과 같은 원리) 마운트 정밀도는 피치의 수분의 일이면 된다.

BGA의 접합부는 패키지 밑에 숨어 있어 모든 볼이 동시에 페이스트에 닿아야 한다. 볼 끝이 한 평면에서 벗어난 정도인 코플래너리티(Coplanarity)는 피치에 따라 대략 0.08~0.2 mm 이내로 규정된다. 더 까다로운 것은 리플로 도중의 휨이다. 패키지와 보드는 온도에 따라 서로 다르게 휘는데, 솔더가 녹아 있는 동안 가장자리나 가운데의 볼이 페이스트에서 떨어졌다가 식으면서 다시 닿으면, 그 사이 산화된 볼 표면과 플럭스가 소진된 페이스트가 하나로 합쳐지지 못한다. 겉으로는 붙어 있지만 볼이 베개 위에 머리를 얹은 모양으로 눌려만 있는 이 결함이 HiP(Head-in-Pillow)다. 전기 검사를 통과했다가 사용 중에 끊어지기 쉬워 위험하다. 얇은 FCCSP와 PoP에서 특히 문제가 되어, 실온부터 피크 온도까지의 휨을 섀도 모아레로 재서 관리한다.

보드 설계자에게 볼 피치는 곧 배선 문제다. 면 배열의 안쪽 볼에서 나온 배선은 바깥쪽 볼 사이를 지나 빠져나와야 한다. 이것이 이스케이프 라우팅(Escape routing, breakout)이다. 인접한 두 패드 사이를 지날 수 있는 배선 수는 다음과 같다.

기판 배선의 전기 특성

기판 배선은 단순한 도선이 아니라 전송선이다. 신호의 상승 시간이 배선을 지나는 지연과 비슷해지면 배선의 특성 임피던스(Characteristic impedance)가 칩의 드라이버·보드 배선과 맞지 않는 곳마다 반사가 생긴다. 그래서 고속 신호선은 단일 50 Ω, 차동 85~100 Ω에 맞춰 선폭과 절연층 두께를 설계한다. 기준면(접지) 위에 놓인 표면 배선, 곧 마이크로스트립의 임피던스는 IPC-2141의 근사식으로 어림할 수 있다.

절연 재료의 두 숫자가 신호 품질을 정한다. 비유전율은 지연과 임피던스를, 유전 정접(tan δ, Df)은 손실을 정한다. 유전 손실은 주파수에 비례해서 커진다.

ABF의 비유전율은 대략 3.1~3.4이고 유전 정접은 등급에 따라 0.004~0.02 수준이다(GHz 대역, 제조사 공개 자료의 대략값). 수십 Gbps급 고속 직렬 신호가 늘면서 저손실 등급의 비중이 커지고 있다. 실제 FCBGA에서는 신호선 대부분이 위아래 기준면 사이에 낀 스트립라인이고 차동 쌍으로 배선되므로, 설계에는 2차원 전자기 해석기를 쓴다. 전원 쪽에서는 스루홀과 볼의 인덕턴스가 문제인데, 전원 무결성과 디커플링 커패시터는 14장에서 다룬다.