Chapter 05

다이 어태치

다이싱(4장)이 끝난 웨이퍼는 테이프 위에 낱개로 잘린 다이 수백~수만 개가 붙어 있는 상태다. 다이 어태치(Die attach, die bonding)는 이 가운데 양품만 골라 집어 리드프레임이나 기판 위에 붙이는 공정이다. 붙인다는 말은 단순하지만, 수십 µm 두께의 접착층 하나가 다이를 기계적으로 고정하고, 열을 빼내고, 때로는 전류까지 흘린다. 접착층이 너무 두꺼우면 열이 막히고, 너무 얇으면 실리콘과 구리의 열팽창 차이를 받아 내지 못해 다이가 깨진다. 이 장은 다이를 집는 방법, 붙이는 재료, 그리고 접착층 두께가 정하는 열과 응력을 계산한다.

다이 본더의 한 사이클

다이 본더(Die bonder)는 같은 동작을 한 시간에 수천~수만 번 되풀이하는 장비다. 한 사이클은 다음 다섯 동작으로 이루어진다.

  1. 양품 선택. 웨이퍼 테스트(2장)에서 만든 웨이퍼 맵(Wafer map)을 읽어 양품 다이의 좌표로만 이동한다. 불량 다이는 테이프에 그대로 남는다. 예전에는 불량 다이에 잉크 점을 찍어 카메라로 구분했지만 지금은 전자 맵이 표준이다.
  2. 밀어 올림. 테이프 아래에서 이젝터 핀(Ejector pin, needle)이 다이를 밀어 올린다. 주변 테이프는 진공으로 이젝터 캡에 붙들려 있으므로, 다이 가장자리부터 테이프가 벗겨진다.
  3. 픽업. 위에서 콜릿(Collet)이 내려와 진공으로 다이를 흡착해 들어 올린다. 콜릿은 다이 표면을 긁지 않도록 고무나 내열 수지로 만든다.
  4. 정렬. 카메라가 다이의 위치·회전과 기판의 기준 마크를 인식해 오차를 보정한다. 에폭시 다이 본더의 배치 정밀도는 대략 ±10~25 µm 수준이고, 플립칩이나 열압착 본더(7장)는 수 µm 이하를 요구한다.
  5. 본딩. 접착제 위에 다이를 정해진 하중·온도·시간으로 누른다. 페이스트는 상온에서 수십~수백 gf로 가볍게 눌러 퍼뜨리고, 필름(DAF)은 스테이지를 100~150 °C 안팎으로 데워 필름을 무르게 한 뒤 1초 안팎으로 누른다.
이젝터 핀 (두꺼운 다이) 콜릿 (진공 흡착) 이젝터 핀 가장자리부터 테이프가 벗겨진다 다단 이젝터 (얇은 다이) 전면 흡착 콜릿 바깥 단부터 차례로 테이프를 떼어 낸다
그림 5-1. 픽업 방식. 왼쪽은 핀 몇 개로 다이를 밀어 올리는 기본 방식이다. 오른쪽은 얇은 다이용 다단 이젝터로, 넓은 면으로 받친 채 바깥 블록부터 단계적으로 높이 차를 만들어 테이프를 가장자리에서 안쪽으로 벗긴다. 다이는 콜릿에 평평하게 붙은 채 거의 휘지 않는다.

픽업에서 다이가 받는 힘은 테이프의 점착력과 핀의 미는 힘이 만드는 굽힘이다. 두께 200 µm가 넘는 다이는 핀 몇 개로 밀어도 버티지만, 메모리 적층용으로 100 µm 아래, 얇게는 30~50 µm까지 간 다이는 핀 끝에 힘이 집중되어 뒷면에 찍힘 자국이 남거나 그대로 깨진다. 굽힘 강성이 두께의 세제곱에 비례하므로 두께가 절반이 되면 같은 힘에 여덟 배 휜다. 그래서 얇은 다이에는 세 가지 대책을 함께 쓴다.

픽업 불량의 흔적. 다이 뒷면의 핀 자국, 모서리 치핑(다이싱 때 생긴 것이 픽업에서 커진다), 콜릿에 묻은 이물로 생긴 표면 찍힘은 당장 전기 불량이 아니더라도 이후 몰딩이나 온도 사이클에서 균열의 출발점이 된다. 다이 강도와 치핑의 관계는 4장에서 다뤘다.

접착 재료 네 가지

다이 어태치 재료는 요구되는 열·전기 성능과 다이 두께에 따라 크게 네 계열로 나뉜다.

은 충전 에폭시 페이스트(Ag-filled epoxy paste). 에폭시 수지에 은 플레이크를 무게비로 70~85%쯤 섞은 페이스트다. 리드프레임 패키지(QFP, QFN, SOP)의 표준 재료로, 노즐로 다이 패드 위에 짜 놓고 다이를 눌러 붙인 뒤 150~175 °C 오븐에서 수십 분 경화한다. 은 입자가 서로 닿아 전기와 열이 통하지만 수지가 사이를 채우고 있어 열전도도는 은 자체(약 429 W/m·K)에 한참 못 미치는 1~5 W/m·K가 보통이고, 은 함량을 높이거나 은 입자끼리 일부 소결되게 만든 고열전도 제품이 10~25 W/m·K 수준이다. 전기 전도가 필요 없는 곳에는 실리카나 알루미나를 넣은 절연 페이스트를 쓴다.

페이스트는 어떤 모양으로 짜느냐가 중요하다. 작은 다이는 점 하나로 충분하지만, 큰 다이에 점 하나만 찍으면 모서리까지 퍼지지 못한다. 그래서 X자, 별 모양, 여러 줄처럼 가운데에서 모서리 방향으로 뻗는 디스펜싱 패턴을 쓴다. 다이가 눌릴 때 페이스트가 가운데에서 바깥으로 밀려 나가며 공기를 내보내야 보이드가 갇히지 않는다. 눌린 페이스트가 다이 옆면을 타고 올라가 만든 가장자리 띠가 필렛(Fillet)이고, 수지 성분만 기판 표면을 따라 번져 나가는 것이 블리드(Resin bleed-out)다. 블리드가 와이어 본딩 자리까지 번지면 본딩이 붙지 않는다.

DAF(Die Attach Film). 두께가 5~25 µm 정도로 미리 정해진 접착 필름이다. 박막화한 웨이퍼 뒷면에 필름을 붙이고 다이싱 테이프와 함께 자르면, 다이마다 같은 크기의 접착층이 이미 붙은 채로 픽업된다. 다이싱 테이프와 DAF를 한 장으로 합친 제품을 DDAF(Dicing Die Attach Film)라 한다. 필렛도 블리드도 없고 두께가 일정하며 다이 위에 다이를 바로 올릴 수 있어서, 얇은 다이를 여러 장 쌓는 메모리 적층의 표준이 되었다. 열전도도는 0.2~1 W/m·K 정도로 낮지만 층이 얇고 메모리의 발열이 작아 문제가 되지 않는다. 아래 다이의 와이어를 필름 속에 파묻으며 위 다이를 올리는 두꺼운 필름은 FOW(Film Over Wire)라 부른다. 같은 크기의 다이를 스페이서 없이 수직으로 쌓을 수 있게 해 준다.

솔더 다이 어태치(Solder die attach). 전력 트랜지스터나 다이오드처럼 다이 뒷면으로 큰 전류와 열이 흐르는 소자는 금속으로 접합한다. 300 °C 이상으로 데운 리드프레임 위에 솔더 와이어를 녹여 놓고 다이를 올리는 방식(soft solder)이 대표적이며, 산화를 막기 위해 질소·수소 혼합 가스 분위기에서 진행한다. 납 함량이 85% 이상인 고납 솔더는 녹는점이 300 °C 안팎이라 이후의 보드 실장 리플로(약 260 °C)에서 다시 녹지 않는다. 대체재가 마땅치 않아 RoHS에서도 예외로 인정되어 왔다. 금-주석 공정 솔더(Au-20Sn, 녹는점 280 °C)는 플럭스 없이 접합할 수 있고 단단해서 레이저 다이오드나 RF 소자처럼 위치가 변하면 안 되는 곳에 쓰인다. 솔더의 열전도도는 대략 30~60 W/m·K다.

소결 은(Sintered silver). 나노·마이크로 크기의 은 입자 페이스트를 200~300 °C에서 가열(필요하면 수~수십 MPa로 가압)하면 은이 녹지 않고도 입자끼리 확산으로 붙어 다공질 은 층이 된다. 접합층의 재용융 온도는 벌크 은의 녹는점(약 961 °C)에 가깝지만, 이것이 접합부의 허용 사용온도나 장기 신뢰성을 뜻하지는 않는다. 사용 한계는 접합 구조·시간·응력·표면 조합에 대한 신뢰성 평가로 정한다. 열전도도는 기공률에 따라 150~250 W/m·K에 이르러, 접합 온도가 200 °C를 넘기도 하는 SiC 전력 모듈에서 고납 솔더를 대신하는 재료로 쓰인다. 접합에는 산화·표면 상태를 관리한 금속 표면이 필요하며, Ag/Au 도금이 항상 필수인 것은 아니다. Cu 등 다른 접합 표면의 적용 여부도 페이스트와 공정 조건에 따라 달라진다.

재료열전도도 (W/m·K)공정 온도BLT 대략값주 용도약점
Ag 에폭시 페이스트~1~5 (고열전도형 ~10~25)경화 150~175 °C10~40 µm리드프레임·BGA 일반보이드, 블리드, 흡습
DAF / DDAF~0.2~1본딩 100~150 °C + 경화5~25 µm (FOW는 더 두꺼움)메모리 적층, 얇은 다이낮은 열전도, 필름 원가
고납 솔더~25~40300 °C 이상25~75 µm전력 디스크리트납 규제, 열 피로
AuSn 공정 솔더~57녹는점 280 °C수~25 µm레이저·RF·광소자비싸고 단단해 응력 전달이 큼
소결 은~150~250200~300 °C (가압·무가압)20~50 µmSiC·IGBT 전력 모듈원가, 표면 상태·접합 신뢰성 관리, 큰 다이의 응력

플립칩에서는 다이가 범프로 기판에 매달리므로 다이 어태치 재료가 따로 없고, 그 자리를 언더필이 채운다(7장). TSV로 쌓는 적층에서 쓰는 NCF와 MUF는 13장에서 다룬다.

본드 라인 두께, 필렛, 틸트, 보이드

다이 어태치의 품질은 눈에 잘 보이지 않는 접착층의 기하로 정해진다.

리드프레임 / 기판 다이 다이 틸트 (한쪽이 들림) BLT (본드 라인 두께) 필렛 (다이 옆면을 타고 오름) 보이드 (열이 막히고 응력이 몰림) 블리드
그림 5-2. 다이 어태치 단면의 관리 항목. BLT는 다이 아래 접착층의 두께, 필렛은 다이 가장자리로 밀려 나와 옆면을 적신 부분이다. 점선은 다이가 기울어 붙은 경우로, 한쪽 BLT는 얇고 반대쪽은 두껍다.

페이스트의 도포량과 BLT, 필렛은 부피 보존으로 묶여 있다. 한 변이 \(L\)인 정사각형 다이 아래를 두께 \(t_{\text{BL}}\)로 다 채우고 남은 페이스트가 둘레 \(4L\)을 따라 필렛이 된다고 하자. 필렛 단면을 높이와 폭이 \(h_f\)인 직각삼각형으로 보면 다음과 같다.

$$V = L^2\,t_{\text{BL}} + 4L\cdot\frac{h_f^{\,2}}{2} \quad\Rightarrow\quad h_f = \sqrt{\frac{V - L^2\,t_{\text{BL}}}{2L}}$$
\(V\)는 도포한 페이스트의 부피, \(h_f\)는 기판 면에서 잰 필렛 높이. \(V < L^2 t_{\text{BL}}\)이면 다이 아래도 다 채우지 못한다(미충전). 5 × 5 mm 다이, BLT 25 µm이면 다이 아래에만 0.625 mm³가 필요하다.
SIMULATOR

도포량 → BLT·필렛: 부족과 과다 판정

다이 아래 필요 부피—
커버리지—
필렛 높이 (다이 두께 대비)—
판정—
해볼 것: ① 도포 부피를 줄여 필요 부피 아래로 내리면 다이 가장자리 아래가 비는 미충전이 된다. ② 부피를 늘리면 필렛이 다이 옆면을 타고 올라가다가 다이 두께를 넘으면 윗면으로 올라탄다. ③ 다이 두께를 50 µm로 줄이면 같은 도포량 오차에도 필렛이 곧바로 윗면에 닿는다. 얇은 다이에 DAF를 쓰는 이유다. ④ 다이를 키우면 필요 부피가 한 변의 제곱으로 늘어난다. (오른쪽 단면은 다이 가장자리 부근의 실제 비율. 필렛은 45° 직각삼각형, 판정 기준은 다이 두께의 25~75%로 가정. 위에서 본 그림은 개략도)

경화와 아웃개싱. 페이스트는 본딩 직후에는 젖은 상태라 오븐에서 경화(Cure)해야 한다. 이때 용제와 저분자 성분이 기체로 빠져나오는데(Outgassing), 온도를 너무 빨리 올리면 표면이 먼저 굳어 기체가 안에 갇혀 보이드가 된다. 그래서 낮은 온도에서 머물다 올리는 단계식 프로파일을 쓴다. 빠져나온 성분이 본드 패드나 리드에 내려앉으면 와이어 본딩(6장) 접합이 약해지므로, 경화 뒤 플라스마 세정으로 표면을 닦아 낸다. 경화된 에폭시는 수분을 흡수하므로, 흡습한 접착층이 리플로 때 수증기 압력으로 부풀어 박리나 패키지 균열을 일으키는 문제도 있다. 이 신뢰성 시험은 15장에서 다룬다.

접착층의 열저항

와이어 본딩 패키지에서 다이가 낸 열은 대부분 뒷면의 접착층을 지나 리드프레임의 다이 패드나 기판으로 빠져나간다. 접착층은 얇지만 열전도도가 실리콘(약 130~150 W/m·K)이나 구리(약 400 W/m·K)보다 한두 자릿수 낮아, 열 경로에서 큰 저항이 되기 쉽다. 열이 두께 방향으로만 흐른다고 보면 열저항은 다음과 같다.

$$R_{\text{th}} = \frac{t_{\text{BL}}}{k\,A}, \qquad \Delta T = P\,R_{\text{th}}$$
\(t_{\text{BL}}\)은 BLT, \(k\)는 접착 재료의 열전도도, \(A\)는 다이 면적, \(P\)는 다이의 소비 전력. 5 × 5 mm 다이, BLT 25 µm, \(k\) = 3 W/m·K이면 \(R_{\text{th}}\) = 25×10⁻⁶ / (3 × 25×10⁻⁶) ≈ 0.33 K/W이다.

보이드는 공기라서 열을 거의 전하지 못한다(공기 약 0.026 W/m·K). 보이드가 차지한 면적만큼 열이 지날 수 있는 면적이 줄어든다고 보면, 보이드 면적 비율이 \(\phi\)일 때 열저항은 \(1/(1-\phi)\)배가 된다.

$$R_{\text{th}} \approx \frac{t_{\text{BL}}}{k\,A\,(1-\phi)}$$
작은 보이드가 고르게 흩어져 있으면 실리콘 안에서 열이 옆으로 돌아가므로 실제 증가는 이 식보다 작다. 반대로 큰 보이드 하나가 발열이 집중된 곳 바로 아래에 있으면 국소 온도는 이 평균값보다 훨씬 크게 오른다. 그래서 검사 기준은 전체 보이드율과 단일 보이드의 최대 크기를 따로 정한다.
SIMULATOR

접착층 열저항 계산기: 재료·BLT·보이드

접착층 열저항—
접착층 온도차 ΔT—
보이드로 인한 증가—
비교: 실리콘 다이 200 µm—
해볼 것: ① 재료를 DAF에서 소결 은으로 바꾸면 같은 BLT에서 열저항이 수백 배 줄어든다. 아래 그래프의 네 곡선이 세로 로그 축에서 나란히 떨어져 있다. ② 전력 50 W에서 Ag 에폭시의 ΔT를 보고, 왜 전력 소자가 솔더나 소결 은을 쓰는지 확인한다. ③ 보이드율을 50%로 올리면 열저항이 두 배가 된다. ④ 다이를 1 mm로 줄이면 면적이 작아 같은 접착층도 저항이 크다. (1차원 전도 모델. 열 퍼짐과 계면 접촉 저항은 무시. 대표 열전도도: DAF 0.5, Ag 에폭시 3, 솔더 50, 소결 은 200 W/m·K. 단면은 세로를 과장해 그렸고 보이드 위치는 임의 배치)

접착층은 패키지 전체 열 경로의 한 토막이다. 다이에서 주변 공기까지의 열저항 네트워크, 히트 스프레더와 TIM은 14장에서 이어서 다룬다.

CTE 불일치와 BLT의 트레이드오프

실리콘의 열팽창 계수(CTE)는 약 2.6 ppm/°C이고, 구리 리드프레임은 약 17 ppm/°C, 유기 기판은 면 방향으로 12~17 ppm/°C쯤이다. 다이는 경화 온도(예: 175 °C)에서 기판에 고정되므로, 그 온도에서는 응력이 없다. 상온으로 식으면 기판이 다이보다 훨씬 많이 줄어들고, 그 차이를 사이에 낀 접착층이 전단 변형으로 받아 낸다. 다이 중심은 움직이지 않는 중립점(Neutral point)이고, 중심에서 멀수록 어긋남이 커진다.

$$\gamma \approx \frac{d\,\Delta\alpha\,\Delta T}{t_{\text{BL}}}, \qquad \gamma_{\text{edge}} \approx \frac{L\,\Delta\alpha\,\Delta T}{2\,t_{\text{BL}}}$$
\(d\)는 중립점으로부터의 거리(DNP), \(\Delta\alpha\)는 CTE 차이, \(\Delta T\)는 온도 변화, \(L\)은 다이 한 변. 변의 가운데에서는 \(d = L/2\), 모서리에서는 \(d = L/\sqrt{2}\)이다. 다이와 기판이 전혀 변형하지 않는다고 본 상한 근사다.

10 × 10 mm 다이를 구리 리드프레임에 BLT 25 µm로 붙이고 150 °C만큼 식히면, 변 가운데의 어긋남은 5 mm × 14.4 ppm/°C × 150 °C ≈ 10.8 µm이고 이를 25 µm 두께가 받으므로 \(\gamma\) ≈ 0.43이다. 실제로는 다이와 리드프레임이 함께 휘고 늘어나며 접착제도 소성 변형하므로 이보다 작지만, 다이 크기에 비례하고 BLT에 반비례한다는 경향은 그대로다. 이 식은 플립칩 솔더 범프의 변형을 계산할 때 쓰는 식과 같은 꼴이다(7장).

여기서 트레이드오프가 드러난다. BLT를 얇게 하면 열저항은 비례해서 줄지만, 전단 변형은 반비례해서 커진다. 접착층이 얇고 단단할수록 기판의 수축이 다이로 그대로 전달되어 다이가 위로 볼록하게 휘고, 다이 윗면에는 인장, 뒷면과 모서리에는 큰 응력이 걸린다. 뒷면에 연삭 흠이나 치핑이 있으면 그곳에서 균열이 시작되어 다이 균열(Die crack)로 이어진다. 접착층 가장자리에서는 박리가 생기고, 온도 사이클이 반복되면 솔더 접합에서는 피로 균열이 가장자리에서 안쪽으로 자란다.

SIMULATOR

BLT 트레이드오프: 열저항과 전단 변형

열저항—
전단 변형 (변 가운데)—
전단 변형 (모서리)—
가장자리 어긋남—
해볼 것: ① BLT를 100 µm에서 10 µm로 줄이면 위 그래프의 열저항은 직선을 따라 1/10이 되고, 아래 그래프의 전단 변형은 쌍곡선을 따라 10배가 된다. ② 다이를 20 mm로 키우면 변형이 비례해서 커진다. 큰 다이일수록 두껍고 무른(탄성 계수가 낮은) 접착제를 고르는 이유다. ③ 기판을 알루미나(약 7 ppm/°C)로 바꾸면 CTE 차이가 줄어 변형이 1/3쯤 된다. 전력 모듈이 세라믹 기판을 쓰는 이유 가운데 하나다. ④ 소결 은은 열저항 곡선이 거의 바닥에 붙어 BLT를 두껍게 해도 손해가 작다. (다이·기판을 강체로 본 상한 근사 γ = L·Δα·ΔT / 2·BLT. 실리콘 2.6 ppm/°C, 유기 기판 14 ppm/°C 가정. 보이드 없음)
응력을 줄이는 방법. ① CTE가 실리콘에 가까운 기판을 쓴다(알루미나, AlN, 예전의 합금 42). ② 탄성 계수가 낮은 접착제로 변형을 접착층이 흡수하게 한다. 큰 다이용 페이스트가 저응력(low stress) 제품으로 따로 나오는 이유다. ③ BLT를 일정 값 이상으로 유지한다. 스페이서 입자를 넣은 페이스트가 이 용도다. ④ 다이 뒷면의 연삭 손상층을 제거해 다이 강도를 높인다(2장). 패키지 전체의 휨과 박리는 14장에서 다룬다.

다이 적층

패키지의 바닥 면적은 그대로 두고 용량을 늘리려면 다이를 위로 쌓는다. 와이어 본딩으로 연결하는 적층에서는 아래 다이의 본드 패드가 위 다이에 가려지면 안 되므로, 쌓는 방식이 패드 위치로 정해진다.

기판 패드가 드러난 계단 오버행 DAF 아래가 빈 구간은 와이어 본딩 때 휜다
그림 5-3. 계단식 적층. 다이를 한쪽으로 조금씩 밀어 쌓아 한 변의 패드를 드러내고, 와이어를 계단을 따라 이어 내린다. 반대쪽에는 아래 다이가 받쳐 주지 않는 오버행이 생긴다.

아래에 받침이 없는 오버행(Overhang) 구간에 와이어 본딩을 하면, 캐필러리가 누르는 힘과 초음파에 다이 끝이 다이빙 보드처럼 출렁인다. 접합 강도가 떨어지고 심하면 다이가 깨진다. 외팔보의 처짐은 길이의 세제곱에 비례하고 두께의 세제곱에 반비례하므로, 다이가 얇아질수록 허용되는 오버행 길이가 급격히 줄어든다.

NAND 패키지는 이런 방식으로 다이를 16층 이상 쌓기도 한다. 패키지 높이가 1 mm 안팎으로 제한되므로 다이 두께는 수십 µm, DAF는 10 µm 안팎까지 얇아진다. 이 정도로 얇은 다이는 픽업에서 깨지기 쉽고, DAF 아래에 낀 작은 이물 하나가 다이를 눌러 균열을 만든다. 다이 어태치가 단순한 접착이 아니라 얇은 다이 취급 기술이 되는 지점이다. 층수가 더 늘거나 고속 신호가 필요하면 와이어 대신 실리콘을 관통하는 전극으로 쌓는다. TSV 적층은 12장과 13장에서 다룬다.

검사와 대표 불량

다이 어태치의 결과는 대부분 다이 아래에 숨어 있어 간접적으로 확인한다. 접합 강도는 다이 옆면을 공구로 밀어 떨어질 때의 힘을 재는 다이 전단 시험(Die shear test)으로 평가하며, MIL-STD-883의 시험 방법 2019가 널리 인용되는 기준이다. 떨어진 뒤의 파단면에서 접착제가 양쪽에 남았는지(응집 파괴), 한쪽 계면에서 깨끗이 떨어졌는지(계면 파괴)를 함께 본다. 보이드와 박리는 X선(솔더, 소결 은)이나 초음파 현미경(에폭시, 필름)으로 본다. 위치와 회전, 틸트, 필렛, 블리드는 본딩 직후 장비의 카메라와 측정기로 검사한다.

불량주 원인결과
픽업 균열, 핀 자국얇은 다이, 높은 테이프 점착력, 과한 이젝터 높이·속도다이 균열, 뒤늦은 신뢰성 불량
미충전, 필렛 부족도포량 부족, 노즐 막힘, 패턴 부적합가장자리 박리, 열저항 증가
과다 도포, 블리드도포량 과다, 낮은 점도, 기판 표면 에너지본드 패드·리드 오염, 와이어 본딩 불량
보이드공기 갇힘, 급한 경화, 흡습, 솔더 젖음 불량국소 과열, 응력 집중, 리플로 때 박리
다이 틸트콜릿 평행도, 불균일 도포, 이물BLT 불균일, 와이어 본딩 불안정
다이 균열CTE 불일치, 얇은 BLT, 뒷면 손상, DAF 아래 이물전기 불량, 누설

핵심 정리

  1. 다이 본더는 웨이퍼 맵으로 양품을 골라 이젝터로 밀어 올리고 콜릿으로 집어 정렬한 뒤 하중·온도·시간을 주어 붙인다. 얇은 다이는 다단 이젝터나 슬라이더로 테이프를 가장자리부터 벗긴다.
  2. 접착 재료는 Ag 에폭시(일반), DAF(메모리 적층·얇은 다이), 솔더(전력 소자), 소결 은(SiC 전력 모듈)으로 나뉘며 열전도도는 대략 1, 0.5, 50, 200 W/m·K 자릿수다.
  3. BLT, 틸트, 필렛, 보이드가 접착 품질을 정한다. 도포 부피는 다이 아래 부피와 필렛 부피의 합이고, 부족하면 미충전, 넘치면 블리드와 다이 윗면 오염이 된다.
  4. 접착층 열저항은 \(R = t_{\text{BL}}/(kA)\)이고, 보이드율 \(\phi\)는 유효 면적을 줄여 저항을 \(1/(1-\phi)\)배로 키운다.
  5. CTE 불일치로 생기는 전단 변형은 \(\gamma \approx L\,\Delta\alpha\,\Delta T/(2\,t_{\text{BL}})\)이다. BLT가 얇으면 열에는 좋고 응력에는 나쁘다.
  6. 와이어 본딩 적층은 패드를 드러내려고 계단식으로 쌓으며, 오버행과 얇은 다이의 취급이 한계를 정한다.

확인 퀴즈

5 × 5 mm 다이를 열전도도 3 W/m·K인 Ag 에폭시로 BLT 30 µm에 붙였다. 보이드가 없을 때 접착층의 열저항은?

R = t/(kA) = 30×10⁻⁶ / (3 × 25×10⁻⁶) = 0.4 K/W. 20 W를 소비하면 접착층에서만 8 °C가 걸린다. 보이드율이 50%면 0.8 K/W로 두 배가 된다.

두께 40 µm의 다이를 픽업할 때 핀 몇 개로 미는 대신 다단 이젝터나 슬라이더 방식을 쓰는 주된 이유는?

굽힘 강성은 두께의 세제곱에 비례하므로 얇은 다이는 핀 끝의 집중 하중에 쉽게 휘고 깨진다. 다이를 평평하게 유지한 채 테이프만 단계적으로 떼어 내야 한다.

같은 다이와 기판에서 BLT를 40 µm에서 20 µm로 줄였다. 1차 근사로 옳은 것은?

열저항 R = t/(kA)는 두께에 비례하고, 전단 변형 γ ≈ L·Δα·ΔT/(2t)는 두께에 반비례한다. BLT는 열과 응력 사이의 타협값이다.

얇은 다이를 여러 장 쌓는 NAND 패키지에서 페이스트 대신 DAF를 쓰는 이유로 옳지 않은 것은?

DAF의 열전도도는 0.2~1 W/m·K 정도로 네 재료 가운데 가장 낮다. 메모리는 발열이 작고 층이 얇아서 감당할 수 있을 뿐이다. 나머지 셋이 DAF를 쓰는 실제 이유다.