Chapter 04

다이싱

웨이퍼 한 장에는 수백에서 수만 개의 칩이 격자로 놓여 있다. 다이싱(Dicing, Wafer singulation)은 이 격자의 경계를 따라 웨이퍼를 잘라 낱개의 다이(Die)로 만드는 공정이다. 실리콘은 단단하지만 잘 깨지는 취성 재료라서, 자르는 방법이 남기는 미세한 흠집이 다이의 강도를 정하고, 자르는 데 필요한 폭이 웨이퍼 한 장에서 얻는 다이 수를 정한다. 다이아몬드 날로 가는 방식에서 시작해 레이저, 스텔스, 플라즈마로 넘어온 과정은 결국 “덜 깨지게, 더 좁게” 자르려는 노력이다.

스크라이브 레인·커프·TEG·다이싱 테이프와 링 프레임의 역할을 설명한다.
스트리트 폭이 웨이퍼당 다이 수에 주는 영향을 격자 배치로 직접 계산한다.
블레이드 다이싱의 조건(회전수·이송 속도·입도)과 치핑·처리량의 관계를 이해한다.
레이저 그루빙, 스텔스 다이싱, 플라즈마 다이싱의 원리와 쓰임새를 비교한다.
DBG·SDBG가 공정 순서를 바꿔 후면 치핑을 줄이는 원리를 단면으로 따라간다.
다이 강도를 와이블 분포로 다루고 주어진 응력에서 파괴 확률을 구한다.

스트리트, 커프, 테이프

다이와 다이 사이에는 회로를 넣지 않고 비워 둔 띠가 있다. 이것을 스크라이브 레인(Scribe lane) 또는 스트리트(Street)라 한다. 스트리트는 그냥 빈 땅이 아니다. 전공정에서 쓰는 정렬 마크와 오버레이 마크, 그리고 트랜지스터·배선의 전기 특성을 재는 시험 패턴인 TEG(Test Element Group)가 이 안에 들어간다. 측정이 끝나면 쓸모가 없어지므로 자를 때 함께 없앤다. 날이나 레이저가 실제로 없애는 폭은 커프(Kerf)라 하고, 스트리트는 커프에 정렬 오차와 치핑 여유를 더한 폭으로 잡는다. 블레이드 다이싱에서는 스트리트 폭이 보통 60~80 µm 수준이다.

다이 가장자리에는 금속 배선층을 벽처럼 쌓은 실 링(Seal ring, Guard ring)이 둘러져 있다. 다이싱에서 생긴 균열과 수분이 회로 영역으로 들어오는 것을 막는 마지막 방어선이다. 다이싱의 품질 기준은 결국 “치핑과 박리가 실 링을 넘지 않을 것”으로 요약된다.

그림 4-1. 왼쪽: 웨이퍼는 다이싱 테이프에 붙인 채 링 프레임에 고정해 다룬다. 다 자른 뒤에도 다이는 테이프 위에 제자리에 남는다. 오른쪽: 스트리트 안에는 TEG와 정렬 마크가 있고, 가운데의 커프만큼이 실제로 사라진다. 다이 안쪽의 실 링이 균열의 침입을 막는다.

자르는 동안, 그리고 자른 뒤에도 다이가 흩어지면 안 되므로 웨이퍼는 뒷면을 다이싱 테이프(Dicing tape)에 붙이고, 테이프의 바깥 둘레를 스테인리스 링 프레임(Ring frame, Film frame)에 붙여서 다룬다. 이 과정을 웨이퍼 마운트라 한다. 테이프는 폴리올레핀이나 PVC 기재(약 80~100 µm) 위에 점착층(약 5~20 µm)을 올린 구조다. 블레이드는 웨이퍼를 완전히 지나 테이프를 조금 파고드는 깊이까지 내려간다.

테이프에는 서로 어긋나는 두 가지 요구가 걸린다. 자를 때는 절삭수와 날의 힘에 다이가 날아가지 않게 강하게 붙어 있어야 하고, 집어 올릴 때(5장)는 얇은 다이가 깨지지 않게 약하게 떨어져야 한다. UV 테이프는 이 문제를 푼다. 점착층에 자외선을 쬐면 가교 반응으로 굳으면서 점착력이 대략 한 자릿수 이상 떨어진다. 다이싱 뒤, 픽업 직전에 테이프 뒷면에서 UV를 조사한다. 다이 접착 필름(DAF)이 미리 붙은 일체형 테이프를 쓰면 다이와 접착층을 함께 잘라 그대로 적층에 쓸 수 있다.

웨이퍼당 다이 수와 스트리트 폭

웨이퍼 한 장의 공정 비용은 다이 수와 거의 무관하므로, 다이 하나의 원가는 웨이퍼당 다이 수(DPW, Dies Per Wafer)에 반비례한다. 지름 $d$인 웨이퍼에 스트리트를 포함한 면적이 $S$인 다이를 배치할 때 널리 쓰는 근사식은 다음과 같다.

$$N \approx \frac{\pi (d/2)^2}{S} - \frac{\pi d}{\sqrt{2S}}, \qquad S = (a + s)(b + s)$$

$a, b$는 다이의 가로·세로, $s$는 스트리트 폭. 첫 항은 웨이퍼 면적을 다이 면적으로 나눈 값이고, 둘째 항은 둥근 가장자리에 걸려 버려지는 다이 수의 보정이다(둘레 $\pi d$를 다이 대각선 크기로 나눈 꼴). 가장자리 제외 영역이 있으면 $d$를 그만큼 줄여 쓴다.

이 식에서 스트리트는 $S$ 안에만 들어 있다. 다이 한 변이 10 mm이면 80 µm 스트리트는 면적의 1.6%에 불과하지만, 한 변이 0.5 mm인 다이에서는 $(0.58/0.5)^2 \approx 1.35$, 즉 웨이퍼의 4분의 1 가까이가 스트리트로 버려진다. 그래서 RFID, 소신호 다이오드, LED, MEMS처럼 다이가 작은 제품일수록 좁은 스트리트가 곧 원가 경쟁력이 되고, 커프가 거의 없는 스텔스·플라즈마 다이싱의 동기가 된다.

SIMULATOR

300 mm 웨이퍼의 다이 배치와 개수

다이 가로 다이 세로 스트리트 폭 가장자리 제외

다이 수 (격자 계산)—

근사식—

스트리트 80 µm → 15 µm—

면적 활용률—

해볼 것: ① 다이를 10 × 10 mm로 두고 스트리트를 80 → 15 µm로 줄여 보면 개수가 1~2% 늘 뿐이다. ② 다이를 1 × 1 mm, 0.5 × 0.5 mm로 줄이면 같은 변화로 13%, 27% 가까이 늘어난다. ③ 큰 다이에서는 격자 계산이 계단식으로 변하고 근사식과 몇 개씩 어긋난다. 근사식은 평균 경향일 뿐이다. (네 꼭짓점이 모두 유효 반지름 안에 든 다이만 세고, 격자 원점은 웨이퍼 중심에 다이 중심 또는 스트리트를 맞춘 네 경우 중 가장 많은 쪽을 고른다. 노치와 노광 샷 배열은 무시한다.)

블레이드 다이싱

가장 오래되고 지금도 가장 널리 쓰는 방법은 얇은 원판 숫돌로 갈아서 자르는 블레이드 다이싱(Blade dicing, Mechanical sawing)이다. 블레이드는 지름 약 56 mm의 원판으로, 니켈 전주(電鑄) 결합재 안에 수 µm 크기의 다이아몬드 입자를 박아 넣은 날 끝이 알루미늄 허브 바깥으로 조금 나와 있다. 두께는 15~35 µm 정도이고, 커프는 날 두께보다 몇 µm 넓게 나온다(대략 20~50 µm). 스핀들은 분당 3만~6만 회 회전하므로 날 끝의 주속은 초당 90~180 m에 이른다. 웨이퍼를 실은 척 테이블이 초당 수 mm에서 100 mm 안팎으로 직선 이송되며 한 줄씩 자르고, 한 방향을 다 자르면 테이블을 90° 돌려 나머지 방향을 자른다.

입도(Grit size): 메시 번호가 클수록 입자가 잘다(#2000은 약 4~6 µm, #4000 안팎은 약 2~4 µm). 잔 입자는 치핑이 작지만 날이 쉽게 막히고 절삭 부하가 커진다.
결합재(Bond): 실리콘 웨이퍼에는 니켈 전주 본드, 유리·세라믹·몰딩된 패키지 기판(9장의 싱귤레이션)에는 레진·메탈 본드를 쓴다. 결합재가 적당히 닳아야 무뎌진 입자가 빠지고 새 입자가 드러난다(자생 작용).
절삭수: 초순수를 날과 절삭점에 뿌려 열을 식히고 실리콘 가루를 씻어 낸다. 초순수는 비저항이 높아 정전기가 쌓이므로 이산화탄소를 녹여 비저항을 낮춰 쓴다.

그림 4-2. 블레이드 다이싱의 단면. 날이 들어가는 회로면에는 전면 치핑이, 날이 빠져나가는 뒷면에는 더 큰 후면 치핑이 생긴다. 스텝 컷은 첫 번째 날(Z1)로 회로층과 금속 패턴을 얕게 걷어 내고 두 번째 날(Z2)로 나머지를 자른다.

블레이드 다이싱의 결함은 대부분 치핑(Chipping)이다. 실리콘은 연삭 입자 하나가 파내는 깊이가 수십 nm 이하이면 금속처럼 밀려 깎이지만(연성 모드), 그보다 깊어지면 균열이 생기며 조각이 떨어져 나간다(취성 모드). 회로면 쪽 커프 가장자리의 전면 치핑은 보통 수 µm이고, 날이 빠져나가는 뒷면의 후면 치핑(Backside chipping)은 받쳐 주는 것이 무른 테이프뿐이라 수십 µm까지 커질 수 있다. 후면 치핑은 눈에 잘 띄지 않지만 다이를 굽힐 때 균열의 출발점이 되므로 얇은 다이일수록 치명적이다.

입자 하나가 파내는 두께는 연삭 이론의 최대 미변형 칩 두께로 어림한다.

$$h_{\max} = \left[\frac{3}{C\tan\theta}\,\frac{v_f}{v_s}\sqrt{\frac{a_e}{D}}\,\right]^{1/2}, \qquad v_s = \pi D n$$

$v_f$는 이송 속도, $v_s$는 날 끝의 주속($n$은 회전수), $a_e$는 절입 깊이, $D$는 날 지름, $C$는 날 표면의 단위 면적당 유효 입자 수, $\theta$는 입자 끝의 반각. 입자가 잘수록 $C$가 커진다($C \propto 1/d_g^2$). 이송을 늦추거나 회전을 높이거나 잔 입자를 쓰면 $h_{\max}$가 줄어 치핑이 작아지지만, 이송을 늦춘 만큼 처리량이 떨어진다.

SIMULATOR

블레이드 조건 → 치핑과 처리량

이송 속도 스핀들 회전수 다이아몬드 입자 크기 다이 피치

날 끝 주속—

입자당 절입 h_max—

전면 / 후면 치핑—

처리량—

해볼 것: ① 이송 속도를 올리면 처리량은 오르지만 치핑 곡선도 함께 오른다. 후면 치핑이 허용선(예시 30 µm)을 넘지 않는 최대 이송 속도가 그 조건의 생산성이다. ② 회전수를 30 → 60 krpm으로 올리거나 입자를 4 → 2 µm로 줄이면 같은 치핑에서 더 빠르게 자를 수 있다. ③ 다이 피치를 1 mm로 줄이면 자를 줄이 늘어 처리량이 급감한다. 작은 다이에서 모든 스트리트를 한꺼번에 식각하는 플라즈마 다이싱이 유리한 이유다. (날 지름 56 mm, 절입 120 µm, 단축 장비, 줄당 여유 이송 30 mm와 인덱스 0.4 s, 장당 정렬·반송 90 s 가정. 치핑은 $h_{\max}$에 맞춘 교육용 경험식이며 실제 값은 날 상태·테이프·막 구조에 크게 좌우된다. 잔 입자의 날 막힘은 반영하지 않았다.)

low-k 막의 박리. 배선 사이 절연막의 유전율을 낮추려고 넣은 저유전(low-k) 막은 탄성 계수와 접착력이 낮다. 블레이드가 이 층을 직접 지나가면 치핑에 그치지 않고 막이 층째 들뜨는 박리(Delamination, Peeling)가 생겨 실 링을 넘어 회로 안으로 번진다. 스트리트의 TEG 금속도 날에 들러붙어 날을 막고 버(burr)를 만든다. 스텝 컷으로 완화할 수 있지만, 근본 대책은 다음 절의 레이저 그루빙이다.

레이저, 스텔스, 플라즈마

레이저 그루빙(Laser grooving)은 자외선 대역의 펄스 레이저로 스트리트의 회로층만 먼저 증발시켜(어블레이션) 홈을 판다. 그 뒤 홈 안쪽의 실리콘만 블레이드로 자르면 날이 low-k 막에 닿지 않는다. 저유전막이 본격적으로 쓰이기 시작한 2000년대 중반 이후 로직 제품의 표준 조합이 되었다. 레이저가 지나간 주변에는 녹았다 굳은 층과 미세 균열이 있는 열 영향부(HAZ, Heat Affected Zone)가 남고, 튀어 나온 찌꺼기(debris)가 패드에 붙지 않도록 미리 수용성 보호막을 바른 뒤 씻어 낸다. 펄스 폭을 피코초·펨토초로 줄이면 열이 퍼지기 전에 가공이 끝나 열 영향부가 작아진다. 레이저만으로 끝까지 자르는 풀 컷도 얇은 웨이퍼에 쓰지만, 측면의 열 손상 때문에 다이 강도가 낮아지기 쉽다.

스텔스 다이싱(Stealth dicing)은 표면이 아니라 속을 가공한다. 실리콘을 투과하는 근적외선(파장 약 1.1~1.3 µm) 펄스 레이저를 웨이퍼 내부에 집광하면, 초점에서만 흡수가 급격히 일어나 다결정화·미세 균열이 섞인 개질층(Modified layer, SD layer)이 생긴다. 두께에 따라 깊이를 바꿔 여러 번 지나가 개질층을 쌓고, 그 뒤 테이프를 사방으로 잡아 늘이면(익스팬드) 개질층에서 뻗은 균열을 따라 다이가 갈라진다. 재료를 없애지 않으므로 커프가 거의 0이고, 절삭수도 찌꺼기도 없는 건식 공정이다. 물과 진동에 약한 MEMS, 얇은 메모리 웨이퍼, 작은 다이에 잘 맞는다. 다만 금속은 레이저를 막으므로 스트리트에 TEG가 있으면 뒷면에서 조사해야 하고, 도핑 농도가 높은 기판은 적외선을 흡수해 가공이 어렵다.

플라즈마 다이싱(Plasma dicing)은 자르지 않고 식각한다. 스트리트만 열린 마스크를 올리고, SF₆ 식각과 C₄F₈ 측벽 보호를 번갈아 하는 보쉬 공정(ProcessBook 식각 장, 12장)으로 실리콘을 수직으로 파 내려간다. 기계적 접촉도 열 충격도 없어 측면에 균열이 남지 않으므로 다이 강도가 가장 높다. 스트리트는 10 µm 안팎까지 좁힐 수 있고, 웨이퍼의 모든 스트리트가 동시에 식각되므로 다이가 작아 자를 줄이 많을수록 유리하다. 모서리를 둥글게 하거나 사각형이 아닌 다이도 만들 수 있다. 대신 불소 플라즈마는 금속과 산화막을 잘 깎지 못하므로 스트리트에 금속 패턴이 없도록 설계하거나 레이저 그루빙으로 먼저 걷어 내야 하고, 마스크 형성 공정과 진공 장비가 추가된다.

SIMULATOR

다이싱 방식별 단면

공정 진행 웨이퍼 두께

커프 폭—

필요한 스트리트 (대표)—

측면 상태—

환경—

해볼 것: ① 블레이드에서 진행을 천천히 올리면 날이 회로층을 지날 때 전면 치핑과 low-k 박리가, 뒷면을 빠져나갈 때 후면 치핑이 생긴다. ② 그루빙+블레이드에서는 레이저 홈이 먼저 생겨 날이 만든 균열이 홈에서 멈춘다. 홈 옆의 주황색 띠가 열 영향부다. ③ 스텔스는 깊은 곳부터 개질층을 쌓은 뒤 테이프를 늘려 갈라낸다. 측면에 개질층 띠가 남는다. ④ 플라즈마는 커프가 가장 좁고 측벽에 보쉬 공정의 스캘럽만 남는다. (가로·세로 같은 배율. 블레이드 두께 30 µm, 플라즈마 커프 10 µm로 그렸고 치핑 크기는 보기 쉽게 과장했다.)

방식	커프 / 스트리트	측면 손상	강점	제약
블레이드	약 20~50 µm / 60~80 µm	전·후면 치핑, 미세 균열	장비·공정이 단순하고 저렴, 두꺼운 웨이퍼와 금속 패턴도 처리	low-k 박리, 얇은 웨이퍼의 후면 치핑, 절삭수
레이저 그루빙 + 블레이드	블레이드와 비슷	열 영향부 + 후면 치핑	low-k·금속 층의 박리 억제	보호막 도포·세정 추가, 찌꺼기 관리
스텔스	거의 0 / 약 10~20 µm	측면의 개질층 띠	건식, 찌꺼기 없음, 좁은 스트리트, MEMS에 적합	금속·고농도 도핑이 빔을 막음, 두꺼우면 여러 번 조사
플라즈마	약 10 µm 안팎 / 약 10~20 µm	스캘럽뿐, 기계 손상 없음	가장 높은 다이 강도, 전 스트리트 동시 가공, 자유로운 다이 형상	마스크 필요, 스트리트의 금속 제거, 진공 장비

DBG와 SDBG: 순서를 바꾼다

일반 순서는 2장의 백그라인딩으로 웨이퍼를 얇게 만든 다음 다이싱하는 것이다. 이 순서에서는 이미 얇아진 웨이퍼를 옮기고 테이프를 갈아 붙여야 하고, 날이 얇은 웨이퍼의 뒷면을 빠져나가며 후면 치핑을 만든다. 두께가 50 µm 아래로 내려가는 적층 메모리에서는 둘 다 감당하기 어렵다.

DBG(Dicing Before Grinding)는 순서를 뒤집는다. 아직 두꺼운 웨이퍼의 회로면에서 최종 두께보다 조금 깊은 홈만 파고(하프 컷), 회로면에 보호 테이프를 붙인 뒤 뒷면을 간다. 연삭면이 홈 바닥에 닿는 순간 다이가 저절로 분리된다. 날이 뒷면을 뚫고 나가는 일이 없으므로 후면 치핑이 원리적으로 사라지고, 얇은 웨이퍼를 통째로 옮기는 단계도 없다. 분리된 뒤에도 연삭이 계속되므로 다이 모서리가 연삭 중에 서로 부딪히지 않도록 테이프와 연삭 조건을 관리해야 한다.

SDBG(Stealth Dicing Before Grinding)는 하프 컷 대신 스텔스 레이저로 개질층을 넣는다. 연삭 중의 힘으로 균열이 회로면까지 뻗어 다이가 갈라지고, 개질층을 연삭으로 제거될 깊이에 넣으면 완성된 다이 측면에는 개질층도 남지 않는다. 커프가 거의 0이고 다이 강도가 높아 수십 µm 두께의 메모리 다이에 쓰인다.

그림 4-3. 공정 순서 비교. DBG와 SDBG는 분리의 마지막 단계를 연삭이 맡으므로 날이 얇은 웨이퍼의 뒷면을 뚫고 나가는 일이 없다.

다이 강도와 와이블 분포

결함 없는 단결정 실리콘의 이론 강도는 수 GPa에 이르지만, 실제 다이는 수백 MPa에서 깨진다. 취성 재료의 강도는 재료 자체가 아니라 가장 큰 흠집이 정하기 때문이다. 깊이 $a$인 표면 균열이 있는 재료가 견디는 응력은 다음과 같다.

$$\sigma_f = \frac{K_{IC}}{Y\sqrt{\pi a}}$$

$K_{IC}$는 파괴 인성(실리콘은 약 0.7~0.9 MPa·m^1/2), $Y$는 균열 형상 계수(가장자리 균열에서 약 1.1). 균열 깊이 5 µm이면 약 180 MPa, 1 µm이면 약 400 MPa, 0.1 µm이면 1 GPa를 넘는다. 치핑과 미세 균열을 줄이는 일이 곧 강도를 높이는 일이다.

다이 강도는 보통 3점 굽힘 시험으로 잰다. 두 받침 위에 다이를 올리고 가운데를 눌러 깨질 때의 하중 $F$에서 $\sigma = 3FL/(2bh^2)$을 구한다($L$은 받침 간격, $b$는 폭, $h$는 두께). 인장 응력이 걸리는 아랫면의 가장자리가 다이싱 측면에 해당하므로, 회로면을 위로 두느냐 아래로 두느냐에 따라 전면 치핑과 후면 치핑의 영향을 따로 볼 수 있다. 같은 하중이라도 응력은 $1/h^2$로 커지므로 얇은 다이는 픽업(5장)과 몰딩(8장), 온도 변화에 따른 휨(14장)에서 훨씬 큰 응력을 받는다.

흠집의 크기는 다이마다 다르므로 강도는 하나의 값이 아니라 분포다. 취성 재료의 강도 분포에는 “가장 약한 고리가 전체를 정한다”는 가정에서 나온 와이블 분포(Weibull distribution)를 쓴다.

$$P_f(\sigma) = 1 - \exp\!\left[-\left(\frac{\sigma}{\sigma_0}\right)^{m}\right]$$

$\sigma_0$는 특성 강도(파괴 확률이 63.2%가 되는 응력), $m$은 형상 계수(와이블 계수). $m$이 클수록 분포가 좁다. 낮은 응력에서는 $P_f \approx (\sigma/\sigma_0)^m$이므로 양산에서 중요한 ppm 수준의 불량률은 평균 강도보다 $m$에 더 민감하다.

방식별 경향은 뚜렷하다. 블레이드로 자른 다이의 특성 강도는 수백 MPa 수준이고 치핑 크기에 따라 편차가 크다. 스텔스는 측면에 개질층이 남지만 치핑이 없어 그보다 높고, 플라즈마는 기계적 손상이 없어 1 GPa를 넘는 값이 흔히 보고된다. 다만 실제 값은 뒷면 연삭 마무리(2장의 손상층과 스트레스 릴리프), 두께, 시험 방법에 따라 크게 달라지므로 아래 시뮬레이터의 기본값은 대략의 서열을 보이는 예시로 읽어야 한다.

SIMULATOR

다이 강도의 와이블 분포와 불량 ppm

다이에 걸리는 응력

선택한 방식의 특성 강도 σ₀ 선택한 방식의 형상 계수 m

블레이드 불량—

스텔스 불량—

플라즈마 불량—

선택 방식의 1 ppm 허용 응력—

해볼 것: ① 응력 200 MPa에서 세 방식의 불량률은 몇 자릿수씩 차이 난다. ② 블레이드를 고르고 σ₀는 그대로 둔 채 m만 5 → 10으로 올려 보면(치핑 편차를 줄인 경우) 평균 강도는 거의 같아도 ppm 불량이 급감한다. ③ 로그 축에서 곡선의 왼쪽 부분은 기울기 m인 직선이다. 선형 축에서는 낮은 확률 영역의 차이가 보이지 않는다. (2모수 와이블, 다이 크기에 따른 유효 체적 보정은 생략. 기본값은 대략의 서열을 보이기 위한 예시다.)

분리 이후: 익스팬드, 세정, 검사

블레이드 다이싱이 끝난 웨이퍼는 장비 안의 스피너에서 초순수와 이류체 노즐로 실리콘 가루를 씻고 회전 건조한다. 가루가 본딩 패드에 남으면 와이어 본딩(6장) 불량이 되고, 이미지 센서처럼 표면 입자에 민감한 제품에서는 그대로 화소 불량이 된다. 레이저 그루빙을 했다면 이 단계에서 수용성 보호막도 함께 씻겨 나간다.

검사는 두 단계다. 다이싱 장비는 자르는 도중 카메라로 커프의 위치와 폭, 치핑 크기를 주기적으로 확인해(커프 체크) 날이 스트리트 중심에서 벗어나거나 치핑이 커지면 보정하거나 날을 교체한다. 다 자른 뒤에는 자동 광학 검사로 치핑·균열·박리·오염이 실 링을 침범했는지 본다. 뒷면과 측면의 손상은 위에서 보이지 않으므로 적외선 투과 검사나 시료를 뽑아 굽힘 강도를 재는 방법을 함께 쓴다.

익스팬드(Tape expansion)는 테이프를 사방으로 잡아 늘여 다이 사이 간격을 벌리는 단계다. 스텔스 다이싱에서는 이 단계가 곧 분리 공정이고, 블레이드로 자른 경우에도 픽업할 때 이웃 다이와 부딪히지 않도록 간격을 벌린다. DAF가 붙어 있는 웨이퍼를 스텔스나 DBG로 처리하면 실리콘은 갈라져도 접착 필름은 붙어 있으므로, 필름이 잘 끊어지도록 저온에서 익스팬드하거나 레이저로 필름만 따로 자른다. 마지막으로 UV 테이프라면 자외선을 쬐어 점착력을 낮춘다. 이제 웨이퍼 테스트(2장)에서 양품으로 표시된 다이만 테이프에서 집어 올려 5장의 다이 어태치로 넘어간다. 웨이퍼 레벨 패키지(10장)는 범프까지 다 만든 뒤 이 장의 다이싱이 마지막 공정이 된다.

핵심 정리

스트리트는 TEG와 정렬 마크가 놓이는 절단 여유이고, 실제로 사라지는 폭이 커프다. 웨이퍼는 다이싱 테이프와 링 프레임에 고정해 자르며, UV 테이프는 픽업 전에 점착력을 낮춘다.
웨이퍼당 다이 수는 $N \approx \pi(d/2)^2/S - \pi d/\sqrt{2S}$. 스트리트는 $S$에 들어가므로 다이가 작을수록 스트리트 폭의 영향이 커진다.
블레이드 다이싱은 이송 속도·회전수·입도가 입자당 절입량을 정하고, 그것이 치핑과 처리량의 트레이드오프를 만든다. 후면 치핑이 전면보다 크다.
low-k 막은 레이저 그루빙으로 먼저 걷어 낸다. 스텔스는 내부 개질층과 익스팬드로, 플라즈마는 보쉬 식각으로 좁은 커프와 높은 강도를 얻는다.
DBG·SDBG는 먼저 홈이나 개질층을 넣고 나중에 연삭으로 분리해, 날이 얇은 웨이퍼의 뒷면을 뚫는 일을 없앤다.
다이 강도는 가장 큰 흠집이 정하고 와이블 분포를 따른다. 대략 블레이드 < 스텔스 < 플라즈마 순이며, ppm 불량은 형상 계수 $m$에 민감하다.

확인 퀴즈

스트리트 폭을 80 µm에서 15 µm로 줄일 때 웨이퍼당 다이 수가 가장 큰 비율로 늘어나는 제품은?

다이 하나가 차지하는 면적은 (다이 + 스트리트)의 제곱이다. 0.5 mm 다이에서는 (0.58/0.515)² ≈ 1.27로 약 27% 늘지만, 20 mm 다이에서는 1%에도 못 미친다.

블레이드 다이싱에서 후면 치핑이 전면 치핑보다 큰 주된 이유는?

날의 출구 쪽에서는 남은 실리콘이 얇아지며 지지가 약해져 조각이 떨어져 나간다. DBG는 날이 뒷면을 뚫지 않게 해 이 문제를 없앤다. low-k 막은 회로면에 있다.

스텔스 다이싱에 대한 설명으로 옳은 것은?

내부 개질층에서 시작한 균열을 익스팬드로 벌려 분리하므로 커프가 거의 0이고 건식이다. 금속은 빔을 막으므로 오히려 방해가 된다. 첫째는 레이저 어블레이션, 둘째는 플라즈마 다이싱이다.

특성 강도 σ₀ = 500 MPa, 형상 계수 m = 6인 다이에 250 MPa가 걸릴 때 파괴 확률은 대략?

(250/500)⁶ = 1/64 ≈ 0.0156이고, 값이 작으므로 P ≈ 1 − exp(−0.0156) ≈ 1.6%. 응력이 절반이어도 m이 6이면 여전히 백 개에 한두 개가 깨진다.