Chapter 15

패키지 테스트와 신뢰성

조립이 끝난 패키지는 두 가지 질문에 답해야 출하된다. 지금 규격대로 동작하는가, 그리고 10년 뒤에도 동작할 것인가. 앞의 질문은 테스트가, 뒤의 질문은 신뢰성 시험이 맡는다. 테스트는 모든 제품을 하나씩 검사해 불량을 골라내는 일이고, 신뢰성 시험은 표본 수백 개를 가혹한 조건에 넣어 수명을 통계적으로 보증하는 일이다. 여러 다이를 한 패키지에 넣는 첨단 패키지에서는 다이 하나의 불량이 패키지 전체를 버리게 하므로, 어느 단계에서 무엇을 검사할지가 원가를 좌우한다. 이 장은 그 판단에 쓰는 수식을 다룬다.

웨이퍼 테스트에서 출하까지 테스트 단계의 순서와 각 단계의 목적을 설명한다.
수율과 테스트 커버리지로 출하 불량률(DPPM)을 계산한다.
욕조 곡선의 세 구간을 와이블 분포로 표현하고, 번인이 초기 불량을 줄이는 원리를 계산한다.
멀티칩·적층 패키지의 누적 수율을 구하고 KGD가 필요한 이유를 설명한다.
JEDEC 신뢰성 시험이 겨냥하는 고장 메커니즘을 연결하고, 가속 계수로 시험 시간을 현장 수명으로 환산한다.
비파괴에서 파괴로 진행하는 불량 분석 순서와 각 기법이 보는 대상을 안다.

테스트는 어디에 놓이는가

반도체는 만드는 동안 여러 번 검사를 받는다. 전공정이 끝난 웨이퍼는 프로브 카드로 다이를 하나씩 검사하는 웨이퍼 테스트(Wafer sort, EDS)를 거쳐 불량 다이에 표시를 남긴다(2장). 양품 다이만 조립해 패키지로 만든 뒤, 필요하면 고온·고전압에서 일정 시간 동작시키는 번인(Burn-in)으로 초기 불량을 걸러 내고, 파이널 테스트(Final test, FT)에서 규격 전체를 검사한다. 프로세서나 SoC처럼 복잡한 제품은 실제 시스템과 비슷한 보드에 꽂아 운영체제를 올리고 응용 부하를 돌려 보는 시스템 레벨 테스트(SLT, System-Level Test)를 한 번 더 거친다.

그림 15-1. 테스트 흐름과 10배 법칙. 번인과 SLT는 제품에 따라 생략하거나 일부 표본에만 적용한다. 아래 막대는 로그 눈금의 개념도이며, 실제 배수는 제품마다 다르다.

검사를 여러 번 나누어 하는 이유는 10배 법칙(Rule of ten)으로 요약된다. 불량을 한 단계 늦게 발견할 때마다 비용이 약 10배씩 커진다는 경험칙이다. 웨이퍼에서 잡으면 다이 하나만 버리면 되지만, 패키지에서 잡으면 기판·몰딩·조립 비용이 함께 버려지고, 보드에 실장된 뒤라면 재작업이나 보드 폐기가, 현장에서 고장 나면 회수와 보증 비용이 든다. 반대로 테스트 자체도 장비 시간이라는 비용이므로, 앞 단계에서 모든 항목을 다 검사하는 것이 항상 이득은 아니다. 뒤에 붙는 가치가 클수록(비싼 기판, 여러 개의 다이) 앞 단계 검사를 강화하는 쪽이 유리해진다. 이 판단이 KGD 문제의 핵심이다.

파이널 테스트: 장비와 항목

파이널 테스트 셀은 네 가지로 이루어진다. 신호를 만들고 응답을 측정하는 ATE(Automatic Test Equipment), 패키지를 집어 소켓에 넣고 결과에 따라 분류하는 핸들러(Handler), 패키지 단자와 접촉하는 소켓, 그리고 소켓과 ATE를 잇는 로드 보드(Load board, DUT board)다. 소켓에는 스프링이 들어 있는 포고 핀(Pogo pin)이 단자마다 하나씩 서 있어 솔더 볼이나 리드를 눌러 접촉한다. 접촉 저항은 대략 수십 mΩ 수준이고, 핀 끝에 솔더가 묻어 저항이 오르므로 주기적으로 세정하고 수십만 회 정도 쓰면 교체한다. 저항이나 전원 전류처럼 접촉 저항이 오차가 되는 측정에는 전류를 흘리는 핀과 전압을 재는 핀을 따로 두는 켈빈(Kelvin) 접촉을 쓴다.

그림 15-2. 파이널 테스트 셀. 핸들러의 푸셔가 패키지를 소켓에 눌러 포고 핀과 접촉시키고 온도를 맞춘다. ATE는 로드 보드를 통해 전원과 신호를 주고 응답을 측정한 뒤 빈(bin) 번호를 핸들러에 돌려준다.

핸들러 방식	이송 원리	주 대상	특징
픽앤플레이스 (Pick-and-place)	진공 노즐로 트레이에서 집어 소켓으로	BGA, 대형·고가 패키지, 메모리	저온·고온 모두 가능. 메모리는 수백 개를 동시에 검사
그래비티 (Gravity)	튜브에서 경사로를 따라 미끄러져 내려옴	SOIC·DIP 같은 리드형 패키지	구조가 단순하다. 볼이 있는 패키지에는 맞지 않음
터렛 (Turret)	회전 원반이 한 스텝씩 돌며 검사·마킹·테이핑	소형 QFN·SOT, 개별 소자	시간당 수만 개 수준의 처리량. 검사 시간이 짧은 제품용

검사 항목은 크게 셋이다. DC 테스트는 단자의 단선·단락(오픈/쇼트), 누설 전류, 대기 전류, 입출력 전압 레벨을 잰다. 기능 테스트는 패턴을 넣고 출력이 기댓값과 같은지 본다. 논리 회로는 스캔 체인과 ATPG 패턴으로, 메모리는 내장 자체 테스트(BIST)로 검사하는 것이 일반적이다. AC 테스트는 최고 동작 주파수, 셋업·홀드 시간, 전달 지연 같은 시간 규격을 본다. 같은 웨이퍼에서 나온 칩도 속도가 조금씩 다르므로 측정된 최고 속도에 따라 등급을 나누는 비닝(Speed binning)을 하고, 등급별로 다른 값에 판다.

온도도 조건이다. 트랜지스터의 속도와 누설은 온도에 따라 달라지고, 어떤 결함은 한쪽 온도에서만 드러난다. 그래서 고온·상온·저온의 3온도 검사를 하기도 한다. 차량용 Grade 1 제품이면 −40 °C, 25 °C, 125 °C가 대표적이다. 저온 검사는 결로를 막아야 해서 장비와 시간이 많이 들기 때문에, 민수용 제품은 고온 한 번이나 고온·상온 두 번으로 줄이고 나머지는 규격에 여유(가드 밴드)를 두어 보증하는 경우가 많다.

테스트가 모든 결함을 찾지는 못한다. 가정한 고장 모형 중 테스트 패턴이 검출하는 비율을 테스트 커버리지(Fault coverage) $T$라 하면, 테스트를 통과하고도 불량인 제품의 비율, 곧 테스트 이스케이프(Test escape)는 윌리엄스–브라운 모형으로 어림한다.

$$DL = 1 - Y^{\,1-T}$$

$DL$은 출하 불량률(Defect level), $Y$는 테스트에 들어온 제품 중 실제 양품의 비율(수율), $T$는 커버리지. $DL\times10^6$이 DPPM(Defective Parts Per Million)이다. 예: $Y=0.9$, $T=0.99$이면 $DL = 1-0.9^{0.01}\approx 1.05\times10^{-3}$, 약 1,050 DPPM. 결함이 서로 독립이고 고르게 검출된다는 가정에서 유도한 식(Williams·Brown, 1981)이다.

SIMULATOR

테스트 이스케이프: 수율·커버리지 → 출하 DPPM

수율 Y 테스트 커버리지 T 목표 출하 품질

출하 불량률—

테스트 탈락률—

목표 달성에 필요한 커버리지—

해볼 것: ① 수율 90%에서 커버리지를 99% → 99.9%로 올리면 DPPM이 약 1/10로 준다. 가로축은 미검출 비율(1−T)의 로그 눈금이라 곡선이 거의 직선이다. ② 수율을 99%로 올리면 같은 커버리지에서도 DPPM이 크게 준다. 수율이 높은 공정이 품질에도 유리하다. ③ 목표를 10 DPPM으로 낮추면 필요한 커버리지가 얼마인지 본다. 구조 테스트만으로 닿기 어려운 영역이어서 번인·SLT가 더해진다. (윌리엄스–브라운 모형. 결함의 군집과 검출되지 않는 결함 종류는 무시)

욕조 곡선과 번인

많은 제품을 오래 관찰하면 시간에 따른 고장률이 욕조 모양을 그린다. 처음에는 제조 결함을 가진 약한 개체가 일찍 죽으면서 고장률이 빠르게 내려가고(초기 고장, Infant mortality), 이어서 낮고 거의 일정한 구간(우발 고장, Useful life)이 오래 이어지다가, 재료가 닳기 시작하면 다시 올라간다(마모 고장, Wear-out). 이것이 욕조 곡선(Bathtub curve)이다. 세 구간은 와이블 분포(Weibull distribution)의 형상 모수 하나로 구별할 수 있다.

$$F(t) = 1 - \exp\!\left[-\left(\frac{t}{\eta}\right)^{\beta}\right], \qquad h(t) = \frac{\beta}{\eta}\left(\frac{t}{\eta}\right)^{\beta-1}$$

$F(t)$는 시각 $t$까지의 누적 고장 확률, $h(t)$는 고장률(살아남은 것 중 단위 시간에 고장 나는 비율), $\eta$는 63.2%가 고장 나는 특성 수명, $\beta$는 형상 모수. $\beta \lt 1$이면 고장률이 시간에 따라 줄고(초기 고장), $\beta = 1$이면 일정하며(우발 고장, 지수 분포), $\beta \gt 1$이면 늘어난다(마모 고장).

고장률의 단위로는 FIT(Failure In Time)을 쓴다. 1 FIT은 10⁹ 소자·시간당 고장 1건이다. 고장률이 일정한 구간에서는 $\text{MTTF} = 10^9/\text{FIT}$ 시간이 된다. 100 FIT이면 MTTF가 10⁷ 시간(약 1,100년)인데, 이는 개별 제품이 그만큼 오래 산다는 뜻이 아니라 1만 개를 1년 쓰면 9개쯤 고장 난다는 뜻이다. 마모가 시작되는 시점은 MTTF와 별개로 정해진다.

번인은 초기 고장 구간을 공장 안에서 미리 지나가게 하는 공정이다. 패키지를 번인 보드의 소켓에 꽂아 오븐에 넣고, 대표적으로 125 °C 안팎의 온도와 정격보다 높은 전압에서 수 시간에서 수십 시간 동작시킨다. 온도와 전압이 고장 메커니즘을 가속하므로 번인 1시간은 현장 사용 수십~수백 시간에 해당한다. $\beta \lt 1$인 집단은 나이가 들수록 고장률이 낮아지므로, 번인을 거쳐 살아남은 제품은 출하 시점에 이미 고장률이 낮은 구간에 들어가 있다. 번인 중에 기능 검사를 함께 하는 방식(TDBI)과 웨이퍼 상태에서 하는 웨이퍼 레벨 번인도 쓰인다. 번인은 시간과 설비가 많이 드는 공정이어서, 공정이 성숙해 초기 불량이 줄면 시간을 줄이거나 표본 감시로 바꾼다.

SIMULATOR

욕조 곡선과 번인 효과

초기 고장 형상 β 초기 고장 규모 (번인 없이 첫 1년) 우발 고장률 번인 시간 번인 가속 계수

번인의 등가 현장 시간—

번인 탈락률—

출하 후 1년 불량 (번인 없음 → 있음)—

출하 후 10년 누적 불량—

해볼 것: ① 번인 시간을 0에서 12시간으로 올리면 곡선의 왼쪽(초기 고장)이 잘려 나가고 출하 후 1년 불량이 준다. ② β를 0.2 → 0.9로 올리면 번인 효과가 사라진다. 고장률이 시간에 따라 줄지 않는 집단은 미리 동작시켜도 걸러지지 않는다. ③ 번인 시간과 가속 계수를 최대로 하면 10년 누적 불량이 오히려 늘 수 있다. 번인이 마모 수명도 함께 소모하기 때문이다. (세 고장률의 합으로 만든 모델. 초기 고장 η는 "첫 1년 누적 불량"에서 역산하고, 마모는 β = 5, η = 30년으로 고정. 번인은 초기 고장과 마모에 같은 가속 계수로 나이를 더한다고 가정)

KGD와 누적 수율

다이가 하나뿐인 패키지에서는 웨이퍼 테스트가 조금 느슨해도 큰 문제가 아니다. 불량 다이가 조립되면 파이널 테스트에서 걸리고, 버리는 것은 싼 패키지 하나다. 그러나 여러 다이를 한 패키지에 넣으면 사정이 달라진다. 패키지가 양품이려면 모든 다이와 모든 접합이 양품이어야 하므로 수율이 곱으로 쌓인다.

$$Y_{\text{pkg}} = \left(\prod_{i=1}^{n} Y_i\right) \times Y_{\text{asm}}, \qquad \text{같은 다이 } n\text{단 적층: } Y_{\text{pkg}} = \left(Y_{\text{die}}\,Y_{\text{bond}}\right)^{n}$$

$Y_i$는 조립에 들어가는 $i$번째 다이가 실제 양품일 확률, $Y_{\text{asm}}$은 조립 수율, $Y_{\text{bond}}$는 접합 한 단의 수율. 다이 양품률이 95%이면 8단에서 $0.95^8 \approx 66\%$, 12단에서 $0.95^{12} \approx 54\%$다.

그래서 조립 전에 양품임이 확인된 다이, 곧 KGD(Known Good Die)가 필요하다. KGD는 패키지 상태의 제품과 같은 수준의 품질을 다이 상태에서 보증한다는 뜻이다. 웨이퍼 테스트의 커버리지가 $T$이면 통과한 다이의 양품률은 윌리엄스–브라운 식에 따라 $Y^{1-T}$로 올라간다. GPU와 HBM 여러 개를 비싼 인터포저에 올리는 2.5D 패키지(11장)나 DRAM을 8~16단 쌓는 HBM(13장)에서는 다이 하나의 불량이 나머지 양품 다이와 인터포저까지 함께 버리게 하므로, 웨이퍼 단계에서 속도·온도 검사와 번인까지 당겨서 하는 쪽이 경제적이다. 웨이퍼끼리 통째로 붙이는 웨이퍼 대 웨이퍼(W2W) 접합은 다이를 고를 수 없어 수율이 그대로 곱해지므로, 다이 수율이 매우 높은 제품에만 쓴다.

문제는 테스트 접근성이다. 마이크로 범프는 피치가 수십 µm로 좁고 개수가 많아 일반 프로브로 모두 접촉하기 어렵고, 프로브 자국이 접합 품질을 해칠 수 있다. TSV로 연결되는 중간 다이는 적층 뒤에는 바깥에서 직접 닿을 수 없다. 그래서 큰 테스트 전용 패드를 따로 두어 그것만 프로빙하고, 나머지는 칩 안의 자체 검사 회로에 맡긴다. 메모리 BIST와 리페어, 칩 경계의 입출력을 직렬로 읽고 쓰는 바운더리 스캔(IEEE 1149.1, JTAG)이 기본이고, 적층 칩에서는 아래 다이를 거쳐 위 다이의 테스트 회로에 접근하는 구조를 IEEE 1838(2019)이 표준화했다. 적층 중간에 부분 검사를 넣어 불량 단을 일찍 찾는 방법도 쓴다.

SIMULATOR

누적 수율과 KGD: 표본 100개 조립해 보기

다이 수 n 웨이퍼 다이 수율 웨이퍼 테스트로 선별 (KGD) 웨이퍼 테스트 커버리지 접합 수율 (다이당)

패키지 수율—

선별 없이 조립하면—

조립에 들어가는 다이의 양품률—

불량 패키지에 묻혀 버려지는 양품 다이 (패키지 100개당)—

해볼 것: ① 선별을 끄면 수율 90% 다이 8개로는 패키지의 절반 이상이 불량이다. 단면에서 붉은 다이가 하나만 있어도 나머지 양품 다이가 함께 버려진다. ② 선별을 켜고 커버리지를 95% → 99.9%로 올리면 남는 손실은 접합 수율이 정한다. ③ 다이 수를 16으로 늘리고 접합 수율을 99%로 낮추면 접합만으로 약 15%를 잃는다. 적층 수가 늘수록 접합 한 번의 수율 요구가 엄격해지는 이유다. (다이·접합 불량이 서로 독립이라고 가정. 선별 후 양품률은 Y^1−T. 재작업·리페어는 없다고 본다. 두 구조의 계산식은 같고 그림만 다르다)

신뢰성 시험: 무엇을 겨냥하는가

신뢰성 시험은 양품으로 판정된 제품의 표본을 가혹한 환경에 넣어, 수명 동안 일어날 고장을 짧은 시간에 끌어내는 시험이다. 반도체 제품의 인증(Qualification) 항목과 표본 수는 JEDEC의 JESD47이, 개별 시험 방법은 JESD22 계열이 정한다. 차량용은 AEC-Q100이 더 엄격한 조건을 요구한다. 시험마다 스트레스의 종류가 다르고, 그 스트레스가 가속하는 고장 메커니즘이 다르다.

그림 15-3. 와이어 본딩 BGA 단면에 표시한 대표 고장 위치와 그것을 끌어내는 시험. 시험은 고장 메커니즘별로 설계되어 있고, 한 시험이 모든 고장을 대표하지 않는다.

시험	규격	대표 조건	겨냥하는 고장 메커니즘
프리컨디셔닝	JESD22-A113	베이크 → 흡습(MSL 조건) → 리플로 3회	흡습 후 리플로의 층간 박리, 팝콘 균열. 이후 환경 시험의 전처리
온도 사이클 (TC)	JESD22-A104	−55~125 °C, −40~125 °C, −65~150 °C 등. 수백~1,000 사이클	CTE 불일치에 의한 솔더 피로, 계면 박리, 다이·패시베이션 균열, 와이어 단선
고온 보관 (HTSL)	JESD22-A103	150 °C, 1,000 시간, 전원 없음	금속간 화합물 성장과 커켄달 보이드, 확산, 접합 강도 저하
고온 고습 바이어스 (THB)	JESD22-A101	85 °C / 85%RH, 전압 인가, 1,000 시간	패드·배선 부식, 전기화학적 이동(덴드라이트), 누설
HAST	JESD22-A110	130 °C / 85%RH (약 230 kPa), 전압 인가, 96 시간	THB와 같은 메커니즘을 가압으로 더 빠르게
uHAST (무바이어스)	JESD22-A118	130 °C / 85%RH, 전압 없음, 96 시간	흡습에 의한 박리, 전압 없이 일어나는 갈바닉 부식
고온 동작 수명 (HTOL)	JESD22-A108	접합 온도 125 °C 이상, 최대 동작 전압, 1,000 시간	게이트 산화막 TDDB, 일렉트로마이그레이션, BTI·핫 캐리어 등 칩 내부 마모
보드 레벨 낙하	JESD22-B111	보드에 실장 후 1,500 G, 0.5 ms 반정현파 충격 반복	솔더·IMC 계면의 취성 파괴, 패드 크레이터링
보드 레벨 TC	IPC-9701 등	데이지 체인 시료를 보드에 실장, 0~100 °C 또는 −40~125 °C	패키지–보드 사이 솔더 접합의 피로 수명(와이블 분석)

표의 첫 줄인 프리컨디셔닝은 패키지가 고객 공장에서 겪는 일을 흉내 낸다. 몰딩 컴파운드와 기판은 공기 중의 수분을 흡수한다. 그 상태로 무연 솔더 리플로(피크 약 260 °C)를 지나면 내부 수분이 급격히 기화한다. 260 °C에서 물의 포화 증기압은 약 4.7 MPa에 이르므로, 약한 계면이 벌어지고 심하면 패키지가 부풀어 터지는 팝콘 현상(Popcorning)이 생긴다. 패키지가 수분에 얼마나 견디는지를 등급으로 매긴 것이 J-STD-020의 MSL(Moisture Sensitivity Level)이다. 등급에 따라 방습 포장을 뜯은 뒤 리플로까지 허용되는 시간(플로어 라이프)이 정해지고, 넘기면 베이크로 수분을 빼야 한다.

MSL	플로어 라이프	보관 조건	인증 시 흡습 조건(표준)
1	무제한	≤ 30 °C / 85%RH	85 °C / 85%RH, 168 시간
2	1년	≤ 30 °C / 60%RH	85 °C / 60%RH, 168 시간
2a	4주	≤ 30 °C / 60%RH	30 °C / 60%RH, 696 시간
3	168 시간	≤ 30 °C / 60%RH	30 °C / 60%RH, 192 시간
4	72 시간	≤ 30 °C / 60%RH	30 °C / 60%RH, 96 시간
5 / 5a	48 시간 / 24 시간	≤ 30 °C / 60%RH	30 °C / 60%RH, 72 / 48 시간
6	라벨에 적힌 시간	≤ 30 °C / 60%RH	사용 전 반드시 베이크

환경 시험의 판정은 대부분 전기 검사로 한다. 시험 전후와 중간 시점에 꺼내 파이널 테스트와 같은 검사를 하고, 초음파 현미경으로 박리 면적을 확인한다. 보드 레벨 시험은 패키지 안팎의 접합을 한 줄로 이은 데이지 체인(Daisy chain) 시료의 저항을 시험 중 계속 감시해 고장 사이클 수를 기록하고, 와이블 분포에 맞춰 특성 수명을 구한다. 솔더 피로의 물리는 7장, 휨과 박리의 역학은 14장에서 다룬다.

가속 모델: 1,000 시간이 몇 년인가

시험 조건에서 고장 나는 시간과 사용 조건에서 고장 나는 시간의 비를 가속 계수(AF, Acceleration Factor)라 한다. 가속 계수는 고장 메커니즘의 물리에서 나오며, 스트레스의 종류에 따라 모형이 다르다. 온도로 가속되는 화학 반응·확산은 아레니우스, 온도 변화로 생기는 피로는 코핀–맨슨, 습도에 의한 부식은 펙 모형을 쓴다.

$$AF_{\text{Arrhenius}} = \exp\!\left[\frac{E_a}{k}\left(\frac{1}{T_{\text{use}}} - \frac{1}{T_{\text{stress}}}\right)\right]$$ $$AF_{\text{Coffin–Manson}} = \left(\frac{\Delta T_{\text{stress}}}{\Delta T_{\text{use}}}\right)^{n}, \qquad AF_{\text{Peck}} = \left(\frac{RH_{\text{stress}}}{RH_{\text{use}}}\right)^{n} \exp\!\left[\frac{E_a}{k}\left(\frac{1}{T_{\text{use}}} - \frac{1}{T_{\text{stress}}}\right)\right]$$

$E_a$는 활성화 에너지, $k = 8.617\times10^{-5}$ eV/K, 온도는 절대 온도. 코핀–맨슨 지수 $n$은 솔더에서 대략 2~2.7, 단단한 금속·IMC에서 3~5, 취성 파괴에서는 더 크다. 펙 모형은 $n \approx 2.7$~3, $E_a \approx 0.7$~0.9 eV가 흔히 쓰인다. 값은 메커니즘과 재료에 따라 달라 실험으로 확인해야 한다.

예를 들어 $E_a = 0.7$ eV인 메커니즘을 125 °C에서 시험하고 55 °C에서 쓴다면 $AF \approx 78$이다. 1,000 시간 시험은 현장 약 78,000 시간, 곧 9년쯤에 해당한다. 같은 조건에서 $E_a$가 0.5 eV이면 AF는 약 22로 줄어든다. 활성화 에너지를 잘못 가정하면 환산이 몇 배씩 틀어진다는 뜻이다. 전류가 금속 원자를 밀어내는 일렉트로마이그레이션은 블랙 식 $\text{MTTF} = A\,J^{-n}\exp(E_a/kT)$로 전류 밀도 $J$와 온도를 함께 다루며, 솔더 범프와 구리 필러에도 적용한다(3장).

SIMULATOR

가속 계수 계산기

시험 온도 사용 온도 활성화 에너지 E_a 시험 ΔT 사용 ΔT 지수 n 시험 습도 사용 습도

가속 계수 AF—

시험 1,000 시간 ≈ 현장—

현장 10년을 보이려면—

해볼 것: ① 아레니우스에서 E_a를 0.7 → 0.5 eV로 낮추면 같은 시험이 대표하는 현장 시간이 1/3 이하로 준다. ② 코핀–맨슨에서 −40~125 °C(ΔT = 165 °C) 시험을 사용 ΔT 40 °C와 비교하고, 지수를 2에서 2.7로 바꿔 본다. 하루 1 사이클로 환산한 햇수가 두 배 넘게 달라진다. ③ 펙 모형에서 시험 온도를 85 °C(THB)와 130 °C(HAST)로 바꿔, HAST 96 시간이 THB 1,000 시간을 대신할 수 있는 이유를 확인한다. (펙의 습도 지수는 2.7로 고정. 코핀–맨슨은 주파수·최고 온도 보정(노리스–랜즈버그)을 뺀 기본형. 점선은 다른 E_a 또는 n의 참고 곡선)

표본 77개의 의미. JESD47의 주요 시험은 3개 로트에서 77개씩, 합계 231개를 넣어 불량 0개를 요구한다. $n$개 중 불량이 0개일 때 신뢰 수준 $CL$로 말할 수 있는 불량률의 상한은 $p_{\max} = 1-(1-CL)^{1/n} \approx -\ln(1-CL)/n$이다. 90% 신뢰 수준에서 77개면 약 3%, 231개면 약 1%다. 이 값이 LTPD(Lot Tolerance Percent Defective)다. 곧 인증 시험은 "불량률이 1%를 넘는 집단은 90% 확률로 걸러 낸다"는 정도의 보증이고, ppm 수준의 품질은 양산 데이터로 따로 관리한다. 고장률의 상한은 카이제곱 분포로 구한다: $\lambda_{\max} = \chi^2_{CL,\,2r+2}\,/\,(2\,N\,t\,AF)$ ($r$은 고장 수). HTOL 231개 × 1,000 시간에서 고장이 없고 AF가 78이면, 60% 신뢰 수준($\chi^2 = 1.83$)에서 약 51 FIT이다.

불량 분석: 비파괴에서 파괴로

테스트나 신뢰성 시험에서 나온 불량은 원인을 찾아 공정에 되돌려야 의미가 있다. 이 일이 불량 분석(FA, Failure Analysis)이다. 원칙은 하나다. 되돌릴 수 없는 일은 가장 나중에 한다. 패키지를 열거나 자르면 증거가 사라지므로, 전기적으로 불량을 재현하고 비파괴 방법으로 위치를 좁힌 다음에야 시료를 가공한다.

그림 15-4. 불량 분석의 순서(위)와 초음파 현미경의 원리(아래). 초음파는 음향 임피던스가 크게 다른 경계에서 반사된다. 고체에서 공기로 가는 경계에서는 반사파의 위상이 반전되므로 박리와 정상 접합을 구별할 수 있다.

기법	원리	잘 보이는 것	한계
X-ray, 3D CT	X선 투과량의 밀도·두께 의존성	솔더 보이드·브리지, 와이어 스윕·단선, 범프 균열(CT)	얇은 박리, 알루미늄처럼 가벼운 재료는 대비가 약하다
C-SAM (SAT)	초음파의 계면 반사	층간 박리, 몰드 보이드, 다이 균열	물에 담가야 한다. 여러 층 아래나 거친 면은 해석이 어렵다
TDR	빠른 펄스의 반사 시간으로 임피던스 불연속 위치 계산	단선·단락이 패키지 배선의 어디쯤인지(기판 / 범프 / 다이)	거리 분해능이 펄스 상승 시간에 묶인다
열화상, 록인 서모그래피(LIT)	전류를 주기적으로 흘려 발열점을 적외선으로 검출	단락·누설 위치. 위상 지연으로 깊이도 추정	단선에는 쓸 수 없다
디캡 (Decapsulation)	발연 질산·황산, 레이저, 플라즈마로 몰드 제거	와이어, 패드, 다이 표면을 직접 관찰	파괴. 구리·은 와이어는 산에 녹아 조건이 까다롭다
단면 연마, FIB	기계 연마 또는 이온 빔으로 단면 가공	솔더 균열, IMC 두께, 커켄달 보이드, 박리 계면	파괴. 자른 한 면만 본다
SEM / EDS	전자 빔 영상과 특성 X선 분광	미세 구조와 원소 조성(부식 생성물의 염소 등)	진공·도전 처리 필요

단면에서 무엇을 보느냐가 메커니즘을 가른다. 솔더 볼의 균열이 패드 가까운 솔더 안쪽을 따라 났으면 온도 사이클에 의한 피로이고, IMC 층을 따라 매끈하게 났으면 낙하 같은 충격에 의한 취성 파괴다. 와이어 볼 아래 IMC에 보이드가 줄지어 있으면 고온 보관에서의 커켄달 보이드이고(6장), 패드에서 염소가 검출되면 몰딩 컴파운드의 이온 불순물과 수분에 의한 부식을 의심한다(8장). 다이 내부 고장의 위치를 찾는 광 방출 현미경·OBIRCH 같은 기법은 ProcessBook의 계측 장에서 다룬다.

핵심 정리

테스트는 웨이퍼 테스트 → 조립 → 번인 → 파이널 테스트 → SLT → 출하 순서다. 불량을 한 단계 늦게 잡을수록 비용이 약 10배씩 커진다.
파이널 테스트는 ATE·핸들러·소켓·로드 보드로 DC·기능·AC 항목을 검사하고 속도 등급을 나눈다. 출하 불량률은 $DL = 1 - Y^{1-T}$로 어림한다.
욕조 곡선의 초기·우발·마모 고장은 와이블 형상 모수 $\beta \lt 1$, $= 1$, $\gt 1$에 대응한다. 번인은 $\beta \lt 1$인 초기 고장만 줄인다.
멀티칩 패키지의 수율은 다이와 접합 수율의 곱이다. 적층 수가 늘수록 KGD와 높은 접합 수율이 필요하고, 테스트 접근은 BIST와 IEEE 1149.1·1838 같은 내장 구조로 확보한다.
신뢰성 시험은 메커니즘별로 설계된다. TC는 솔더 피로와 박리, HTSL은 IMC, THB·HAST는 부식, HTOL은 칩 내부 마모, 프리컨디셔닝은 흡습 후 리플로 손상을 겨냥한다.
가속 계수는 아레니우스(온도), 코핀–맨슨(온도 변화), 펙(습도) 모형으로 구한다. 불량 0개 / 231개는 90% 신뢰 수준에서 불량률 1% 이하를 뜻한다.

확인 퀴즈

양품률 95%인 다이를 선별 없이 8단으로 쌓았다. 접합이 완벽하다고 할 때 패키지 수율은 약 얼마인가?

0.95⁸ ≈ 0.663. 다이 하나만 불량이어도 패키지 전체가 불량이므로 수율이 곱으로 쌓인다. 이것이 KGD가 필요한 이유다.

번인으로 출하 후 불량률을 낮출 수 있는 것은 어떤 고장 집단인가?

고장률이 줄어드는 집단은 미리 나이를 먹이면 살아남은 제품의 고장률이 낮아진다. 고장률이 일정하면 효과가 없고, 마모 고장에는 오히려 수명을 소모한다.

활성화 에너지 0.7 eV인 고장 메커니즘을 125 °C에서 시험한다. 사용 온도 55 °C에 대한 아레니우스 가속 계수는 약 얼마인가?

AF = exp[(0.7 / 8.617×10⁻⁵)(1/328.15 − 1/398.15)] = exp(4.35) ≈ 78. 1,000 시간 시험이 현장 약 9년에 해당한다.

85 °C / 85%RH에서 전압을 걸고 하는 THB나 130 °C의 HAST가 주로 겨냥하는 고장 메커니즘은?

수분과 이온, 전압이 함께 있을 때 일어나는 부식과 덴드라이트 성장을 가속한다. 열 피로는 온도 사이클, TDDB는 HTOL, 취성 파괴는 낙하 시험이 맡는다.