Index
찾아보기
DesignBook에 나오는 용어 146개입니다. 번호는 장·절이고, 누르면 그 절의 해당 문장으로 갑니다. 굵은 번호는 용어를 설명하는 곳입니다. 정의는 용어집에 있습니다.
146개
ㄷ
- 다이 수율 Die yield 01
- 더미 필 Dummy fill 07·6, 10·6, 12·2
- 동적 전력 Dynamic power 01·3, 06·1, 09·1
- 둘러싸기 규칙 Enclosure rule 10
- 등가성 검사 Logic equivalence checking LEC 02·5, 03·8, 10·7
- 등방-조밀 바이어스 Iso-dense bias 11·1
- 디캡 셀 Decoupling capacitor cell decap 09
ㅁ
- 마스크 데이터 준비 Mask Data Preparation MDP 11·5, 12·2
- 멀티 Vt Multi-threshold voltage LVT/SVT/HVT 03·4, 08·6, 09·3
- 멀티빔 묘화기 Multi-beam mask writer MBMW 12·3
- 메타안정성 Metastability 06·6
- 모델 기반 OPC Model-based OPC MBOPC 11·3
- 밀도 규칙 Density rule 01·4, 10, 12·2
ㅂ
- 백엔드 설계 Back-end (physical) design 01
- 버그 주입 Fault injection 14
- 분할 Fracturing 06·4, 12·2, 12·3
- 블랙 식 Black's equation 09·5
- 비기본 배선 규칙 Non-Default Rule NDR 06·4, 07·6
ㅅ
- 상세 배선 Detailed routing 07·2, 07·5, 07·6, 14·2
- 서브문턱 기울기 Subthreshold swing S 09·1
- 선 끝 후퇴 Line-end shortening 07·6, 10·1, 11·1, 11·2
- 선호 방향 Preferred direction 05·1, 07·1
- 설계 규칙 Design rule DRM 01·1, 01·4, 04·3, 04·7, 05·1, 07·2, 10·1, 10·2, 10·3, 11·5, 12·5, 15·3
- 설계 흐름 Design flow 01·1, 01·6
- 세리프 Serif 11·1, 11·2
- 셀 업사이징 Gate upsizing 03·8, 08·6, 15
- 셀 특성화 Cell characterization 01·4, 04·8, 08·3
- 셋업 시간 Setup time 02·2, 03·8, 08·1
- 순차 논리 Sequential logic 02·2
- 스위칭 임계 전압 Switching threshold (V_M) VM 04·8
- 스티치 Stitch 15
- 스틱 다이어그램 Stick diagram 04·2
- 슬랙 Slack 03·7, 03·8, 05·7, 06·1, 06·2, 06·7, 08·1, 08·2, 08·5, 08·6
외 3곳
, 08·7, 14·1, 15·1 - 슬루 Slew (transition time) 03·4, 03·7, 04·8, 06·1, 06·4, 08·3, 09·1
- 시뮬레이티드 어닐링 Simulated annealing SA 05·5
ㅇ
- 안테나 비율 Antenna ratio 07·6, 10·1, 10·5
- 안테나 효과 Antenna effect 07
- 알파 파워 법칙 Alpha-power law 09·2, 09·4
- 어서션 Assertion (SVA) SVA 02·5
- 엔드캡 Poly endcap 04, 05·7, 10·1, 10·3, 11·1, 13·2
- 엘모어 지연 Elmore delay 06·4, 08·4
- 예비 셀 Spare cell 08·6, 12
- 오일러 경로 Euler path 04·2
- 원-핫 인코딩 One-hot encoding 02·4
- 유용한 스큐 Useful skew 06·2, 08·6
- 유한 상태 기계 Finite State Machine FSM 02·4, 14·2
- 이용률 Utilization 05·2, 05·6, 05·7, 07·5
- 이차 배치 Quadratic placement 05·4, 05·5
- 임계 경로 Critical path 01·3, 03·5, 05·7, 06·2, 08·2, 09·3
ㅈ
- 전역 배선 Global routing 07·2, 07·5
- 정적 타이밍 분석 Static Timing Analysis STA 01·1, 03·7, 04·8, 05·7, 06·7, 08·2, 08·5, 10·7, 14·2
- 제한된 설계 규칙 Restricted Design Rules RDR 11·5
- 조합 논리 Combinational logic 01·2, 02·2, 02·4, 03·2, 03·7, 03·8, 06·2, 08·1, 14·2
- 좌측 우선 알고리즘 Left-edge algorithm 14
- 지터 Jitter 03·7, 06·1
ㅊ
- 채널 배선 Channel routing 14·2
- 추출 Extraction 01·4, 01·6, 03·1, 03·2, 04·7, 04·8, 07·6, 08·5, 10·4, 13·1, 14·2
- 충돌 그래프 Conflict graph 11·6, 15
ㅋ
- 카르노 맵 Karnaugh map 03·1, 03·2
- 퀸–매클러스키 방법 Quine–McCluskey method 03
- 클럭 게이팅 셀 Integrated Clock Gating cell ICG 06·5, 09·3
- 클럭 스큐 Clock skew 06
- 클럭 지연 Clock latency (insertion delay) 06
- 클럭 트리 합성 Clock Tree Synthesis CTS 01·1, 01·6, 03·7, 06·1, 06·2, 06·3, 06·4, 06·5, 06·7, 14·2
ㅌ
- 탭 셀 Tap cell 05·7
- 테스트벤치 Testbench 02·5
- 테이프아웃 Tape-out 01·1, 04·6, 10·3, 10·7, 12·2, 12·5
- 트랙 Track 01·4, 01·5, 03·4, 04·1, 04·9, 05·2, 05·3, 05·7, 07·2, 07·6, 11·5, 14·1
- 트랜지스터 밀도 Transistor density (MTr/mm²) 04·9
ㅍ
- 파워 게이팅 Power gating 09·3
- 폴리 레이어 Poly (PO) PO 04·1, 04·6, 04·7, 10·3, 10·4, 12·2, 13·2
- 표준 셀 Standard cell 01·1, 01·2, 01·4, 01·5, 01·6, 02·5, 03·1, 03·3, 03·4, 04·1
외 7곳
, 04·3, 04·5, 05·2, 05·3, 06·5, 07·1, 12·1 - 프런트엔드 설계 Front-end design 01
- 플로어플랜 Floorplan 01·1, 05·2, 05·7, 09·4
- 핀 라벨 Pin label 04·7, 13
- 핑거 Finger 04, 13·2
ㅎ
- 하드웨어 기술 언어 Hardware Description Language HDL 01·1, 02·1
- 합법화 Legalization 05·5, 05·6, 14·2
- 해머헤드 Hammerhead 11·1, 11·2, 11·3
- 형식 검증 Formal verification 02·5
- 혼잡도 Routing congestion 05·7, 07·5
- 홀드 시간 Hold time 08·1
- 홀수 사이클 Odd cycle 11·5, 11·6, 15
- 확산 공유 Diffusion sharing 04
- 활동률 Activity factor α 06·1, 09·1
- 활성 영역 Active / Oxide Definition OD 03·3, 04·2, 04·5, 04·6, 04·7, 10·1, 10·3, 10·4, 12·2, 13·2
D
- D 플립플롭 D flip-flop DFF 01·2, 02·2, 03·4
- DEF Design Exchange Format DEF 01·1, 05·1, 05·3
- DFM Design for Manufacturability DFM 10·3
- DRC Design Rule Check DRC 01·1, 01·4, 01·6, 04·7, 05·7, 10·2, 10·3, 10·6, 10·7, 10·8
외 4곳
, 11·5, 13·1, 13·2, 14·2 - DTCO Design-Technology Co-Optimization DTCO 04
- DVFS Dynamic Voltage and Frequency Scaling DVFS 09·2, 09·3
F
- FinFET 유효 폭 Effective width of FinFET W_eff 04
- FO4 Fanout-of-4 delay FO4 01·4, 03·4, 03·6, 08·4
H
- H-트리 H-tree 06·3
- HPWL Half-Perimeter Wire Length HPWL 05·4, 05·5
L
- Lee 알고리즘 Lee maze routing 07
- LEF Library Exchange Format LEF 01·1, 01·4, 05·1
- Liberty 파일 Liberty (.lib) .lib 03·1, 03·4, 04·8, 05·1
- LVS Layout Versus Schematic LVS 01·4, 01·6, 04·7, 10·4, 10·7, 13·1, 13·2, 14·2
M
- MPW Multi-Project Wafer MPW 12
- MRC Mask Rule Check MRC 11·5, 12·2
O
- OASIS Open Artwork System Interchange Standard OASIS 01·1, 01·2, 01·6, 12·1
- OCV On-Chip Variation OCV 06·1, 06·7, 08·5, 14·2
- OPC Optical Proximity Correction OPC 01·6, 04·6, 05·7, 07·6, 10·1, 10·7, 11·1, 11·2, 11·3, 11·4
외 4곳
, 11·5, 12·2, 12·3, 14·2
P
- PathFinder Negotiated congestion routing 07·4
- PDK Process Design Kit PDK 01·4
- PPA Power, Performance, Area PPA 01·3
- PV 밴드 Process-variation band 11·2
- PVT 코너 Process-Voltage-Temperature corner PVT 06·4, 08·5
R
- RTL Register-Transfer Level RTL 01·1, 01·2, 01·5, 01·6, 02·1, 02·5, 03·1, 03·8, 06·5, 08·6
외 3곳
, 09·3, 10·7, 14·2
S
- SDC Synopsys Design Constraints SDC 01·1, 03·1, 03·7, 05·1, 08·2
- SPEF Standard Parasitic Exchange Format SPEF 01·1, 07·6, 08·5, 14·2
- SRAF Sub-Resolution Assist Feature SRAF 11·1, 11·2, 11·4, 12·2, 14·2
U
- UPF Unified Power Format UPF 09·3
V
- VSB 묘화 Variable Shaped Beam writing VSB 12·2, 12·3
W
- WNS · TNS Worst / Total Negative Slack WNS 01·1, 08
맞는 용어가 없습니다. 위 검색창(이 책 검색)은 본문까지 찾습니다.