Chapter 12

테이프아웃과 마스크 제작

설계의 마지막 산출물은 한 개의 파일이다. 수십 GB의 GDSII 또는 OASIS 파일 안에 레이어 번호가 붙은 다각형 수백억 개가 들어 있다. 이 파일을 파운드리에 넘기는 순간을 옛 자기 테이프 시절 말로 테이프아웃(Tape-out)이라 부른다. 그다음 파운드리는 설계 레이어를 마스크 레이어로 바꾸고, OPC를 입히고(11장), 다각형을 전자빔이 그릴 수 있는 조각으로 쪼개, 석영 판 위에 크롬(또는 EUV 다층 반사막 위 흡수체)으로 새긴다. 그렇게 만든 레티클 수십 장이 ProcessBook 12장의 공정 흐름에 하나씩 들어간다. 설계와 제조의 바통 터치다.

GDSII/OASIS의 구조(라이브러리·셀·레이어·다각형·참조)와 계층이 파일 크기를 줄이는 원리를 안다.
설계 레이어에서 불 연산·크기 조절로 마스크 레이어를 만드는 과정(MDP)을 따라간다.
분할(fracturing)과 전자빔 묘화의 샷 수·시간을 계산하고, OPC 복잡도와 연결한다.
공정 세대별 마스크 수와 세트 비용, NRE의 생산량 분담과 금속 ECO의 경제성을 계산한다.

GDSII: 설계의 최종 형식

GDSII(1978, Calma)는 이진 레코드의 연속이다. 라이브러리 안에 구조(셀)가 있고, 각 셀은 레이어/데이터형 번호가 붙은 다각형(BOUNDARY), 경로(PATH), 다른 셀의 참조(SREF, 배열은 AREF), 텍스트 라벨을 담는다. 같은 셀을 수백만 번 쓰는 표준 셀 설계에서 참조는 결정적이다. NAND2 하나를 한 번만 정의하고 위치·방향만 수백만 번 적으면 된다. 계층을 모두 펼치면(flatten) 반복 도형이 복제되어 파일이 커진다. 배율은 셀 복잡도·참조 크기·재사용 구조에 달리며, 이 장의 천만 셀 모형에서는 약 40~55배다. 후속 형식 OASIS(2004)는 좌표를 가변 길이 정수로 압축하고 반복 무늬를 기술해 같은 데이터를 GDSII의 1/10 이하로 줄인다.

아래는 4장의 INV_X1을 GDSII 레코드로 풀어 쓴 것이다(실제 파일은 이진이며, 좌표 단위는 1 nm로 두었다). 레이어 번호는 4장 대응표의 GDS 번호와 같다.

SIMULATOR

INV_X1 → GDSII 레코드

BOUNDARY 수—

셀 파일 크기 (GDSII)—

이 셀 10⁷번: 참조 vs 펼침—

해볼 것: 레코드마다 길이(2바이트)·종류(2바이트)·데이터가 있다. 사각형 하나는 꼭짓점 5개(처음 점 반복) × 8바이트 + 레이어·데이터형 등으로 약 60바이트다. 셀을 천만 번 쓰는 칩에서 SREF 한 개는 약 40바이트이므로, 참조를 쓰면 이 셀 몫은 수백 MB, 펼치면 수십 GB가 된다. 다만 OPC는 셀마다 주변이 달라 결과가 달라지므로 계층을 상당 부분 깨뜨린다. OPC 후 데이터가 폭증하는 이유다.

설계 레이어에서 마스크 레이어로

4장에서 본 것처럼 설계 레이어와 마스크는 일대일이 아니다. 파운드리는 테이프아웃 데이터를 받으면 마스크 데이터 준비(MDP) 단계에서 레이어 연산으로 마스크용 레이어를 새로 만든다. 웰 마스크는 반전하고, 주입 마스크는 크기를 키워 작은 틈을 메우고, 더미를 채우고, 멀티 패터닝 층은 색으로 나누고, OPC를 적용한다. 마스크마다 톤(밝은 바탕에 어두운 무늬인지, 어두운 바탕에 밝은 구멍인지)과 감광막 극성에 맞춰 반전 여부도 정한다.

SIMULATOR

마스크 데이터 생성기 (INV_X1 → 마스크 1~10)

마스크 (ProcessBook 12장 번호)

회색은 마스크에서 빛을 막는 부분(크롬), 흰색은 빛이 통과하는 부분이다. 해볼 것: ① 마스크 1(활성)은 OD를 그대로 쓰되 감광막이 OD 위에 남아야 하므로 OD가 어두운 무늬다. 빛을 받는 나머지가 식각되어 STI가 된다. ② 마스크 2(p-웰)는 NW의 반전이다. 설계자는 그리지 않았지만 파운드리가 만든다. ③ NP/PP 마스크는 이 실험에서는 각 사각형을 20 nm 확장한 뒤 셀 경계로 자르고 반전한다. 확장 후 축소하는 닫힘 연산이나 가는 조각을 제거하는 열림 연산을 구현한 것은 아니다. 주입용 두꺼운 감광막이 그런 작은 무늬를 해상하지 못하기 때문이다. ④ 셀 하나만 보면 경계에서 끊기지만, 칩에서는 이웃 셀과 이어진다.

MDP 단계	하는 일
레이어 연산 (Boolean)	NOT NW → p-웰, OD OR 더미 OD, 게이트 = PO AND OD에서 게이트용 별도 처리 등
더미 필 (파운드리 몫)	밀도 규칙 충족(10장), 칩 가장자리·스크라이브 라인 무늬
멀티 패터닝 분해	M1 → M1A, M1B (색) / SADP용 맨드릴·절단 마스크
OPC · SRAF · ILT	11장. 계층이 크게 깨지고 데이터가 수배~수십 배
ORC · MRC	리소·마스크 규칙 검증
프레임 결합	정렬 마크, 계측 표적, 바코드, 펠리클 영역을 붙여 레티클 한 장 구성
분할 (Fracturing)	묘화기 형식(MEBES, VSB 사다리꼴, 멀티빔 래스터)으로 변환

분할과 전자빔 묘화

마스크는 레이저나 전자빔으로 레지스트를 그려 만든다. 첨단 마스크의 주력이던 가변 성형 빔(VSB, Variable Shaped Beam) 묘화기는 두 개의 사각 구멍을 겹쳐 원하는 크기의 직사각형(또는 45° 삼각형) 빔을 만들어 한 번에 한 조각씩 찍는다. 그래서 다각형을 묘화기가 찍을 수 있는 직사각형 조각들로 쪼개야 하는데, 이것이 분할(Fracturing)이다. 묘화 시간은 거의 샷 수에 비례한다.

$$t_{\text{VSB}} \approx N_{\text{shot}}\,\big(t_{\text{settle}} + t_{\text{exp}}\big) + t_{\text{stage}},\qquad t_{\text{exp}} = \frac{D}{J}$$

$t_{\text{settle}}$는 빔 위치·모양을 바꾸는 시간(수십 ns), $D$는 레지스트 감도(µC/cm²), $J$는 빔 전류 밀도. OPC가 꼭짓점을 늘리면 샷 수가 늘고, 첨단 마스크 한 장의 샷은 10¹¹~10¹²개, VSB 묘화 시간은 수십 시간에 이른다. 2016년 무렵부터 수십만 개 빔을 동시에 켜고 끄는 멀티빔 묘화기(MBMW)가 들어와, 묘화 시간이 무늬 복잡도와 거의 무관해졌다. 곡선 ILT 마스크가 실용화된 배경이다.

SIMULATOR

OPC 복잡도 → 분할 샷 수 → 묘화 시간

OPC 조각 길이 조각 이동 진폭 최대 샷 크기 칩 전체 총 샷 수 (OPC 전)

이 무늬의 샷 수—

마스크 한 장 샷 수—

VSB 묘화 시간—

멀티빔 묘화 시간—

해볼 것: ① 이동 진폭을 0으로 두면 OPC 전 L자 무늬가 직사각형 2~3개로 분할된다. ② 진폭을 키우고 조각을 짧게 하면 들쭉날쭉한 OPC 무늬가 수십 개 조각으로 쪼개진다(색이 다른 사각형 하나 = 샷 하나). ③ 칩 전체로 환산하면 VSB 묘화 시간이 수십~수백 시간으로 커지지만, 멀티빔은 면적·화소 수로 정해져 거의 일정하다. (칩 입력은 OPC 전 총 샷 수이며 이 L자 예시의 OPC 샷 증가율을 전체에 적용한다. VSB: 샷당 60 ns + 스테이지 오버헤드 20%, 멀티빔: 마스크 한 장 약 10시간으로 가정한 교육용 값)

마스크 수와 비용

공정이 미세해질수록 마스크가 늘었다. 멀티 패터닝은 한 층을 2~4장으로 쪼갰고, 다중 문턱 전압·웰은 주입 마스크를, 배선층 증가는 비아·금속 쌍을 더했다. EUV는 멀티 패터닝 몇 장을 한 장으로 줄였지만, EUV 마스크 한 장은 훨씬 비싸다. 첨단 노드의 마스크 세트 하나는 수백억 원 규모로 알려져 있다(공개 분석 자료의 대략값). 그래서 첫 실리콘에서 동작하는 것(first-pass success)이 설계 팀의 가장 큰 목표가 되고, 이 책의 앞 장들이 다룬 검증이 그렇게 철저한 것이다.

SIMULATOR

마스크 세트 구성과 비용, NRE 분담

공정 세대 (대략적 예시)

금속층 수 생산량 (칩) 금속 ECO 1회 (하위 금속 3층 + 비아만 다시)

마스크 수—

세트 비용 (상대)—

칩당 마스크 비용—

ECO 비용 / 전체 재제작—

해볼 것: ① 세대를 올리면 FEOL(웰·주입·게이트), MOL(콘택), BEOL(비아·금속) 막대가 모두 길어진다. 7 nm급의 BEOL은 멀티 패터닝으로, 5 nm급 이후는 EUV 마스크(진한 색)로 채워진다. ② 생산량이 10⁴ 칩이면 칩당 마스크 비용이 칩 원가를 압도하고, 10⁷ 칩이면 무시할 만하다. 소량 칩이 구세대 공정이나 여러 고객이 한 마스크를 나누는 MPW(셔틀)를 쓰는 이유다. ③ 금속 ECO는 트랜지스터 층을 그대로 두고 배선 몇 층만 바꾼다. 미리 뿌려 둔 예비 셀(spare cell)을 연결해 버그를 고치는 기법이다. (비용 단위: 28 nm급 ArF 비임계 마스크 = 1. EUV 마스크 ≈ 8, 임계 ArF 액침 ≈ 3, 비임계 ≈ 1로 둔 상대값이며 실제 가격은 공개되지 않는다)

테이프아웃 그 뒤

마스크가 나오면 웨이퍼 공정이 시작되어, 첨단 공정에서는 3~4개월 뒤에 첫 웨이퍼가 나온다. 그 사이 설계 팀은 테스트 프로그램과 보드를 준비한다. 첫 실리콘이 나오면 기능·속도·전력·수율을 측정하고(실리콘 검증, bring-up), 문제가 있으면 원인을 찾아 금속 ECO나 전체 재설계(re-spin)를 결정한다. 수율과 공정 편차 데이터는 다시 파운드리의 공정 개선과 설계 규칙·라이브러리 갱신으로 되돌아간다. ProcessBook의 14장(계측·결함·수율)이 그 이야기다.

그림 12-1. 테이프아웃 이후. 설계(보라)에서 제조(청록)로 넘어간 뒤에도 결과는 다시 설계로 돌아온다.

핵심 정리

설계의 최종 산출물은 레이어별 다각형과 셀 참조로 된 GDSII/OASIS 파일이다. 계층(참조)이 반복 도형의 저장량을 크게 줄이며 절감 배율은 구조에 따라 달라진다.
파운드리는 MDP에서 반전·크기 조절·더미·색 분해·OPC로 설계 레이어를 마스크 레이어로 바꾼다.
VSB 묘화 시간은 분할 샷 수에 비례해 OPC 복잡도와 함께 늘고, 멀티빔은 이를 거의 일정하게 만들었다.
마스크 수와 비용은 세대마다 늘었다. NRE는 생산량으로 나뉘며, 금속 ECO는 일부 층만 바꿔 비용을 줄인다.

확인 퀴즈

GDSII에서 같은 표준 셀을 수백만 번 배치할 때 파일 크기를 줄여 주는 것은?

셀을 한 번 정의하고 위치·방향만 참조로 적는다. 펼치면 다각형이 그대로 복제된다. 이 모형의 천만 번 INV 참조는 약 39.6배, NAND/NOR 참조는 약 55배 차이다.

설계자가 그리지 않은 p-웰 마스크는 어떻게 만들어지는가?

MDP의 레이어 연산이다. 웰은 NW 안(n)과 밖(p)으로 나뉘므로 한 레이어로 두 마스크가 나온다.

VSB 전자빔 묘화 시간을 가장 크게 늘리는 것은?

VSB는 샷 하나씩 찍으므로 시간이 샷 수에 비례한다. 멀티빔 묘화기는 이 의존성을 거의 없앴다.

금속 ECO가 경제적인 이유는?

미리 뿌려 둔 예비 셀을 배선만 바꿔 연결한다. 이미 FEOL 공정까지 마친 웨이퍼를 대기시켜 두고 금속층만 새 마스크로 진행하기도 한다.