Chapter 16

용어집 & 종합 퀴즈

칩 설계는 약어의 숲이다. RTL, FSM, LEC, SDC, CPP, OD, HPWL, CTS, STA, WNS, NLDM, OCV, IR, EM, DRC, LVS, OPC, SRAF, EPE, MDP, GDS… 이 장은 책 전체에 흩어진 핵심 용어를 한곳에 모은 사전이자, RTL에서 마스크까지 전 범위를 점검하는 마무리 시험이다.

한국어·영어·약어 어느 쪽으로든 용어를 찾아 정의와 해당 챕터로 바로 이동할 수 있다.
RTL·합성·표준 셀·배치·CTS·배선·타이밍·전력·검증·OPC·마스크·종합 실습까지 각 장의 핵심 개념을 스스로 점검한다.
틀린 문제의 챕터를 확인하고 약한 부분을 다시 공부할 계획을 세운다.

→ 용어집 바로 가기 · → 종합 퀴즈 바로 풀기

용어집

검색창에 한국어(예: 슬랙), 영어(예: skew), 약어(예: NLDM) 중 아무것이나 입력하면 바로 걸러진다. 정의 본문도 검색 대상이다. 챕터 칩으로 범위를 좁히고, 가나다순 또는 챕터순으로 묶어 볼 수 있다.

챕터

정렬

종합 퀴즈

전 챕터 문제 은행에서 무작위로 고른 20문항이다. 한 문제씩 풀고 나면 해설과 관련 챕터 링크가 나온다. 끝까지 풀면 챕터별 정답률 그래프와 “등급”을 보여 준다. 다시 풀기를 누르면 문제와 보기 순서가 새로 섞인다.

문제 1 / 20정답 0

마치며

칩 설계는 추상화를 한 단계씩 내려가는 일이다. 코드 → 게이트 → 셀 → 배치 → 배선 → 다각형 → 마스크.
내려갈 때마다 정보가 더해진다. 합성은 지연 표를, 배치는 위치를, 배선은 RC를, OPC는 광학을 더하고, 그때마다 타이밍·전력을 다시 계산한다.
검증은 겹겹이다. 시뮬레이션·등가성·STA·IR/EM·DRC·LVS·리소 검사 중 하나라도 비면 첫 실리콘이 실패한다.
설계 규칙과 셀 구조는 공정의 한계를 번역한 것이다. 레이아웃의 사각형 하나하나가 ProcessBook의 공정 단계가 된다.
PPA는 공정과 설계가 함께 만든다(DTCO). 트랙 수, 단일 피치, 후면 전력 공급이 그 최근의 답이다.

제조 쪽 이야기가 궁금하다면 자매편 ProcessBook · 반도체 제조 공정 교과서로 이어 가자.