Chapter 06

차동 증폭기

칩 안의 신호선은 깨끗하지 않다. 전원선이 출렁이고, 옆의 디지털 회로가 기판을 흔들고, 클록이 선마다 똑같이 스며든다. 신호를 선 하나에 싣고 접지를 기준으로 읽으면 이 간섭이 모두 신호가 된다. 선 두 개에 신호를 반대 방향으로 싣고 두 선의 차이만 읽으면, 두 선에 똑같이 들어온 간섭은 빼기에서 사라진다. 이 빼기를 트랜지스터 두 개와 전류원 하나로 해내는 회로가 차동 쌍(Differential Pair)이고, 거의 모든 연산 증폭기·비교기·센스 앰프의 입구에 있다.

왜 차동인가

센서 브리지의 출력은 두 단자 사이의 ±10 mV다. 두 단자는 모두 약 0.9 V 근처에 떠 있고, 그 위에 전원 잡음·기판 결합·50/60 Hz 험이 거의 똑같이 얹힌다. 한 단자만 접지 기준으로 증폭하면 간섭이 신호와 함께 40배로 커진다. 두 단자의 차이를 증폭하면 같은 크기로 들어온 간섭은 빼기에서 지워진다.

그래서 신호를 두 성분으로 나눠 부른다. 두 입력의 차이 \(v_{id} = v_{+} - v_{-}\)가 차동 모드(Differential Mode), 두 입력의 평균 \(v_{cm} = (v_{+} + v_{-})/2\)가 공통 모드(Common Mode)다. 좋은 차동 증폭기는 앞의 것을 크게, 뒤의 것을 거의 0으로 증폭한다.

VDD = 1.8 V RD RD vo1 vo2 M1 M2 v+ v− 꼬리 마디 P ISS = 20 µA 두 소스가 한 점에 묶여 있다. ID1 + ID2 = ISS 는 늘 같다. 한쪽이 더 가져가면 다른 쪽은 그만큼 덜 가져간다. 공통 모드로 두 게이트를 같이 올려도 전류는 그대로 → 출력이 움직이지 않는다.
그림 6-1. 저항 부하 차동 쌍. 두 트랜지스터의 소스를 꼬리 전류원 \(I_{SS}\)에 묶는다. 전류의 합이 고정되어 있으므로 두 게이트 전압의 차이만이 전류를 한쪽으로 기울인다.

먼저 회로 없이 신호만 보자. 두 선에 반대 방향의 신호를 싣고, 그 위에 똑같은 간섭을 얹는다. 간섭을 키우면 각 선의 파형은 알아보기 어려워지지만 차이 파형은 그대로다. 두 선에 들어가는 간섭이 조금 다르면(결합 불균형) 그 차이만큼이 새어 나온다.

SIMULATOR

두 선의 같은 간섭은 빼기에서 사라진다

신호 진폭(차동)20 mV
한 선의 간섭/신호—
차이에 남은 간섭—
해볼 것: ① 공통 간섭을 300 mV까지 키운다. 노랑(v+)·하늘(v−) 파형은 간섭에 묻히지만 분홍(v+ − v−)은 그대로다. ② 결합 불균형을 10 %로 두면 간섭의 10 %가 차이에 새어 나온다. ③ 무작위 잡음으로 바꿔도 같다. (가정: 이상적인 빼기. 실제 회로에서 이 불균형은 소자 부정합과 꼬리 출력 저항에서 온다. 5절의 CMRR.)

차동의 이득은 하나 더 있다. 트랜지스터는 비선형이어서 큰 신호를 넣으면 고조파가 생긴다. 두 공통 소스 증폭기를 반대 위상으로 몰면, 각 출력의 2차 고조파는 같은 부호로 생기고(제곱 항은 입력의 부호를 따지지 않는다) 기본파는 반대 부호로 생긴다. 차이를 취하면 기본파는 두 배가 되고 짝수 고조파는 지워진다.

SIMULATOR

짝수 고조파는 어디로 갔나

한쪽 출력 vo1차동 출력 vo1 − vo2
HD2 한쪽—
HD2 차동—
HD3 차동—
해볼 것: ① 진폭을 80 mV 이상으로 키운다. 한쪽 출력(노랑)의 2차 고조파 막대가 솟지만 차동 출력(분홍)에서는 바닥에 붙어 있다. ② RD 부정합을 10 %로 주면 차동 출력에도 2차가 돌아온다. 대칭이 깨진 만큼 상쇄도 깨진다. ③ 3차 고조파는 차동으로도 지워지지 않는다. (엔진: NMOS 10/1 µm 두 개, VGS 0.6 V, RD는 출력이 1.0 V가 되게, 1 kHz 사인 7주기 과도 해석 → 256점 FFT.)

두 시뮬레이터에서 본 것은 같은 원리다. 두 경로가 대칭이면 두 경로에 같은 부호로 나타나는 것(공통 간섭, 짝수 고조파, 전원 잡음)은 차이에서 사라진다. 대칭이 깨지는 정도가 곧 제거 능력의 한계다.

대신호: 꼬리 전류를 나눠 갖는다

차동 쌍의 핵심은 \(I_{D1} + I_{D2} = I_{SS}\)라는 제약이다. 두 게이트 전압이 같으면 전류는 반씩 나뉜다. \(v_{id}\)를 키우면 한쪽이 더 많이 가져가고, 어느 순간 한쪽이 전부를 가져가 다른 쪽은 꺼진다. 그 뒤로는 \(v_{id}\)를 아무리 키워도 출력이 더 움직이지 않는다. 차동 쌍은 저절로 출력 전류를 \(\pm I_{SS}\)로 제한하는 회로다.

SIMULATOR

꼬리 전류는 어느 쪽으로 흐르나

오른쪽 그래프를 좌우로 끈다
ID1 / ID2—
M1 몫—
완전 전환 \(\sqrt2 V_{ov}\) 손 계산—
엔진: 99 % 전환—
해볼 것: ① vid를 0에서 +150 mV로 끈다. 왼쪽 가지의 점이 빨라지고 오른쪽 가지의 점이 느려지다가 멈춘다. ② vid = 0에서 ISS를 200 µA로 키우면 Vov가 커져 완전 전환 전압도 넓어진다. ③ 꺼진 쪽 소자는 회색 "off"가 된다. (엔진: AN.circuit DC 스윕, M1·M2 NMOS 10/1 µm, VCM 0.9 V, 이상 전류원, RD·ISS = 0.8 V. 손 계산은 제곱 법칙이라 약반전에 가까운 작은 ISS에서는 엔진과 어긋난다.)

제곱 법칙으로 이 곡선을 식으로 쓸 수 있다. \(I_D = \tfrac12 \mu_n C_{ox}\tfrac WL (V_{GS}-V_{TH})^2\)를 두 소자에 쓰고 \(V_{GS1}-V_{GS2}=v_{id}\), \(I_{D1}+I_{D2}=I_{SS}\)를 풀면 다음을 얻는다.

$$\Delta I_D = I_{D1}-I_{D2} = \tfrac12\mu_nC_{ox}\tfrac WL\, v_{id}\sqrt{\frac{4I_{SS}}{\mu_nC_{ox}W/L}-v_{id}^2},\qquad |v_{id}| \le \sqrt2\,V_{ov}$$
\(V_{ov}\): 균형점(각 \(I_{SS}/2\))에서 한 소자의 과구동 전압. AB180 NMOS 10/1 µm, \(I_{SS}\) = 20 µA면 제곱 법칙으로 \(V_{ov} = \sqrt{2\cdot10\,\mu\text{A}/(280\,\mu\text{A/V}^2\cdot10)}\) ≈ 85 mV, \(\sqrt2V_{ov}\) ≈ 120 mV. 엔진은 이 바이어스가 중간 반전(\(g_m/I_D\) ≈ 17)이어서 \(V_{ov}\) ≈ 57 mV로 더 작다.

원점에서 이 곡선의 기울기가 차동 쌍의 상호 컨덕턴스다. \(\partial \Delta I_D/\partial v_{id}|_0 = \sqrt{\mu_nC_{ox}(W/L)I_{SS}} = g_m\)(한 소자의 \(g_m\)). 같은 \(I_{SS}\)에서 W/L을 키우면 \(V_{ov}\)가 줄어 \(g_m\)은 커지지만 선형 범위 \(\sqrt2V_{ov}\)는 좁아진다. 전류를 늘리지 않는 한 이득과 선형 범위는 맞바꿈이다. \(g_m = 2I_D/V_{ov}\)이므로 \(g_m \cdot \sqrt2V_{ov} \approx \sqrt2 I_{SS}\)로 곱이 고정된다.

SIMULATOR

gm을 얻으면 선형 범위를 잃는다

gm(원점)—
gm/ID—
선형 범위(Gm −1 dB)—
곱 gm × 범위—
해볼 것: ① W를 2 µm에서 200 µm까지 민다. 위 그래프의 ΔI/ISS 곡선이 가팔라지고, 아래 Gm 곡선은 높아지는 대신 폭이 좁아진다. ② W가 커져 약반전(gm/ID ≈ 25 이상)에 들어가면 gm은 더 늘지 않고 범위만 좁아진다(약반전의 tanh 특성). ③ 곱 gm × 범위가 거의 일정한지 본다. (엔진: ISS 20 µA, VCM 0.9 V, DC 스윕 121점. Gm = dΔI/dvid는 수치 미분.)

입력 쌍을 약반전 쪽(\(g_m/I_D\) 큼)에 두면 같은 전류로 큰 \(g_m\)과 낮은 잡음을 얻지만 수십 mV만 넘어도 꺼진다. 증폭기 안의 입력 쌍은 피드백 덕분에 \(v_{id}\)가 수 mV를 넘지 않으므로 대개 이쪽을 고른다(3장의 결론 gm/ID ≈ 15~20). 큰 입력을 그대로 받아야 하는 회로(피드백 없는 트랜스컨덕터, 비교기 앞단의 선형 구간)는 반대로 \(V_{ov}\)를 키운다.

소신호: 반쪽 회로와 가상 접지

작은 \(v_{id}\)에서 M1 전류가 \(+g_m v_{id}/2\)만큼 늘면 M2 전류는 정확히 같은 만큼 준다. 꼬리 전류원으로 흘러가는 합은 변하지 않으므로 꼬리 마디 P의 전압도 변할 이유가 없다. 차동 신호에 대해 P는 가상 접지(Virtual Ground)다. 그러면 회로를 반으로 잘라, 소스가 접지된 공통 소스 증폭기 하나로 볼 수 있다.

차동 입력 ±vid/2 RDRD +v−v P: +i 와 −i 가 만나 합 0 → 신호 전압 0 (가상 접지) 반으로 자른다 반쪽 회로 = 공통 소스 RD vid/2 vo1 vo1 = −gmRD · vid/2
그림 6-2. 반쪽 회로. 차동 신호에서는 두 가지의 신호 전류가 꼬리 마디에서 상쇄되므로 P를 접지로 둘 수 있다. 각 출력은 \(\mp g_mR_D v_{id}/2\), 차동 출력은 \(g_m R_D v_{id}\)다.
$$A_{dm} = \frac{v_{o1}-v_{o2}}{v_{id}} = -g_m\,(R_D \parallel r_o)$$
\(g_m\): 한 소자의 상호 컨덕턴스(꼬리 20 µA, NMOS 10/1 µm에서 ≈ 169 µS), \(R_D\): 드레인 저항(예: 40 kΩ), \(r_o\): 출력 저항(≈ 1.4 MΩ). 손 계산 \(A_{dm}\) ≈ 169 µS × (40 kΩ ∥ 1.4 MΩ) ≈ 6.6. 한쪽 출력만 쓰면 절반.

공통 모드 신호에서는 사정이 반대다. 두 게이트가 같이 올라가면 두 소스도 같이 올라가려 하고, 꼬리 전류원이 이상적이면 전류가 변하지 않으므로 출력도 변하지 않는다. 아래 시뮬레이터에서 두 입력 모드를 바꿔 가며 꼬리 마디 P가 어떻게 움직이는지 보자.

SIMULATOR

꼬리 마디는 언제 가만히 있나

Adm 손 계산 gm(RD∥ro)—
Adm 엔진(ac)—
P 흔들림 / 입력—
출력 흔들림(한쪽)—
해볼 것: ① 차동 입력에서 꼬리 마디 P의 값 상자가 거의 멈춰 있는지 본다. 진폭 60 mV까지 키우면 제곱 법칙 비선형 때문에 P가 2배 주파수로 살짝 흔들린다. ② 공통 입력으로 바꾸면 P가 입력을 따라 다니고 출력은 거의 서 있다. ③ RD를 80 kΩ로 키우면 차동 이득이 두 배가 되지만 출력 직류 전압이 내려가 M1·M2의 VDS 여유가 준다. (엔진: 입력 한 주기를 32점으로 나눠 매 점 동작점을 풀었다. 꼬리는 NMOS 4/1 µm 전류원 20 µA, VCM 0.9 V.)

차동 입력에서 P는 정말 거의 움직이지 않는다. 남는 작은 흔들림은 2배 주파수인데, 제곱 법칙의 짝수 항이 두 가지에 같은 부호로 생겨 꼬리로 모이기 때문이다. 앞에서 본 "짝수 고조파는 공통 모드로 간다"와 같은 현상이다. 손 계산 \(g_m(R_D\parallel r_o)\)는 엔진 값과 몇 % 안에서 맞는다.

공통 모드 입력 범위

공통 모드 전압 \(V_{CM}\)은 출력에 나타나지 않지만, 아무 값이나 되는 것은 아니다. 모든 소자가 포화에 있어야 하기 때문이다. 이 조건을 만족하는 \(V_{CM}\)의 구간이 공통 모드 입력 범위(ICMR, Input Common-Mode Range)다. 능동 부하 5트랜지스터 OTA(6절)를 예로 들면 두 한계는 서로 다른 소자가 정한다.

$$V_{GS1} + V_{DS,sat5} \;\le\; V_{CM} \;\le\; V_{DD} - |V_{GS3}| + V_{TH1}$$
아래 한계: \(V_{CM}\)을 내리면 꼬리 마디 P가 내려가 꼬리 전류원 M5가 선형으로 빠진다. \(V_{GS1}\) ≈ 0.58 V(바디 효과로 \(V_{TH1}\) ≈ 0.50 V), \(V_{DS,sat5}\) ≈ 0.21 V → 약 0.79 V. 위 한계: \(V_{CM}\)을 올리면 M1의 드레인(= 다이오드 M3의 게이트, \(V_{DD}-|V_{GS3}|\) ≈ 1.12 V)보다 게이트가 \(V_{TH}\) 이상 높아져 M1이 선형으로 빠진다. \(V_{TH1}\)이 이때 ≈ 0.6 V까지 커져 → 약 1.7 V.

아래 시뮬레이터는 AB-1 1단과 같은 크기의 5T OTA에서 \(V_{CM}\)을 끌며 매 점의 동작점과 AC 이득을 엔진으로 푼다. 두 한계 밖에서 무엇이 무너지는지가 다르다는 데 주목하자.

SIMULATOR

VCM을 어디까지 움직일 수 있나

그래프를 좌우로 끌어 VCM을 바꾼다
차동 이득(dB)꼬리 전류 ID5선형(triode)으로 빠진 소자
VCM—
이득—
gm1—
CMRR—
엔진 ICMR(모두 포화)—
해볼 것: ① VCM을 0.6 V로 내린다. M5가 빨갛게 변하고 꼬리 전류와 gm1이 무너진다. 이득 숫자는 오히려 버티는데, 전류가 줄면 ro가 커지기 때문이다. 대신 gm이 줄어 대역폭(GBW ∝ gm)이 무너지고 CMRR도 떨어진다. ② 1.75 V로 올리면 M1·M2가 선형으로 빠지며 이득이 한꺼번에 무너진다. ③ 0.9 V(AB-1의 VCM)에서 양쪽 여유를 읽는다. (엔진: M1·M2 NMOS 10/1, M3·M4 PMOS 6/1, M5·M8 NMOS 4/1 µm, Iref 20 µA, 매 점 op + 10 Hz ac.)

아래 한계에서는 이득 숫자보다 전류가 먼저 죽는다. 이득만 보고 "아직 괜찮다"고 판단하면 안 되는 이유다. 위 한계에서는 이득 자체가 무너진다. AB-1의 센서 신호 \(V_{CM}\) 0.9 V는 아래 한계(약 0.79 V)에 가까운 편이다. 입력 공통 모드를 더 낮게 받아야 한다면 PMOS 입력 쌍으로 뒤집거나, NMOS·PMOS 쌍을 나란히 두는 레일 투 레일 입력을 쓴다.

CMRR: 공통 모드가 차동으로 새는 길

꼬리 전류원이 완벽하면 공통 모드 입력은 출력을 전혀 움직이지 못한다. 실제 전류원에는 유한한 출력 저항 \(R_{SS}\)(MOSFET 하나면 \(r_{o5}\))와 기생 커패시턴스 \(C_{SS}\)가 있다. 공통 모드 입력이 \(v_{cm}\)만큼 오르면 P도 따라 오르고 \(R_{SS}\)를 통해 전류 \(v_{cm}/R_{SS}\)가 더 흐른다. 이 전류는 두 가지로 반씩 나뉘어 두 출력을 같이 끌어내린다.

두 가지가 완벽히 같다면 이 흔들림도 공통 모드로 남아 차동 출력에는 0이다. 그러나 두 \(R_D\)가 \(\Delta R_D\)만큼 다르거나 두 \(g_m\)이 다르면 같은 전류가 다른 전압을 만들어 공통→차동 변환(CM-to-DM Conversion)이 일어난다. 차동 이득과 이 변환 이득의 비가 공통 모드 제거비(CMRR)다.

$$A_{CM\to DM} \approx \frac{\Delta R_D}{2R_{SS}+1/g_m},\qquad \text{CMRR} = \frac{|A_{dm}|}{|A_{CM\to DM}|} \approx \frac{R_D}{\Delta R_D}\,(1+2g_mR_{SS})$$
\(R_{SS}\): 꼬리 출력 저항(NMOS 4/1 µm, 20 µA에서 \(r_{o5}\) ≈ 0.6 MΩ), \(\Delta R_D/R_D\): 부하 부정합(수 %), \(g_m\) ≈ 169 µS. \(\Delta R_D/R_D\) = 1 %, \(R_{SS}\) = 0.6 MΩ면 \(1+2g_mR_{SS}\) ≈ 200 → CMRR ≈ 2×10⁴ ≈ 86 dB. 주파수가 올라가면 \(C_{SS}\)가 \(R_{SS}\)를 단락시켜 CMRR이 20 dB/dec로 떨어진다.
SIMULATOR

CMRR은 무엇이 정하나

|Adm||ACM→DM|CMRR
CMRR 손 계산(DC)—
CMRR 엔진(10 Hz)—
CMRR 엔진(10 MHz)—
해볼 것: ① 부정합을 0으로 두면 ACM→DM이 바닥으로 떨어진다(완벽한 대칭이면 CMRR은 무한대). ② RSS를 10 kΩ(저항 하나로 꼬리를 만든 경우)로 내리면 CMRR이 40 dB대로 무너진다. 10 MΩ(캐스코드 전류원 수준)이면 100 dB를 넘는다. ③ CSS를 키우면 고주파에서 CMRR이 일찍 꺾인다. (엔진: 저항 부하 차동 쌍 NMOS 10/1 µm, RD 40 kΩ, ISS 20 µA 이상 전류원 ∥ RSS(직류 전류가 흐르지 않도록 P의 동작점 전압에 걸었다) ∥ CSS, MOSFET 기생 C 포함.)

CMRR을 높이는 손잡이는 두 개다. 꼬리 전류원의 출력 저항을 키우거나(긴 L, 캐스코드), 두 가지를 더 닮게 만든다(큰 면적, 공통 중심 배치). 앞의 것은 5장의 전류원 기법이고 뒤의 것은 12장의 주제다. 고주파 CMRR은 결국 \(C_{SS}\)가 정하므로 꼬리 마디에 달린 커패시턴스(입력 소자의 소스 접합, 배선)를 작게 유지해야 한다.

PSRR도 같은 이야기다전원 \(V_{DD}\)의 흔들림도 두 가지에 똑같이 들어오는 공통 모드 교란이다. 대칭 회로에서 차동으로 읽으면 대부분 지워진다. 단일 출력으로 바꾸는 순간 이 대칭이 깨지므로, 다음 절의 5T OTA는 완전 대칭 회로보다 PSRR이 나쁘다. 전원 잡음 제거는 14장에서 다시 다룬다.

능동 부하: 5트랜지스터 OTA

저항 부하 차동 쌍의 이득은 \(g_mR_D\)로 10 안팎이다. 4장에서 본 대로 저항을 키우면 직류 전압 강하가 커져 소자가 선형으로 빠진다. 저항 대신 PMOS 전류 미러를 달면 두 문제가 함께 풀린다. 미러의 출력 저항 \(r_{o4}\)는 수 MΩ이고, 직류 강하는 \(|V_{GS}|\) 하나뿐이다. 이 회로가 5트랜지스터 OTA(Five-Transistor OTA)다.

미러는 이득만 올리는 것이 아니다. 차동 신호를 단일 출력으로 바꾼다. M1의 신호 전류 \(+g_m v_{id}/2\)가 다이오드 M3로 들어가고, 미러 M4가 같은 전류를 출력 마디로 복사한다. 출력 마디에서는 M2가 \(-g_m v_{id}/2\)를 빼 간다. 두 전류가 같은 방향으로 더해져 출력에는 \(g_m v_{id}\) 전체가 흐른다. 저항 부하 쌍에서 한쪽 출력만 쓰면 절반을 버리는 것과 대조된다.

$$A_v = \frac{v_{out}}{v_{id}} = g_{m1}\,(r_{o2}\parallel r_{o4})$$
AB-1 1단: \(g_{m1}\) ≈ 169 µS(M1·M2 NMOS 10/1 µm, 각 10 µA), \(r_{o2}\) ≈ 1.37 MΩ(\(\lambda\) = 0.08 V⁻¹), \(r_{o4}\) ≈ 1.10 MΩ(PMOS 6/1 µm, \(\lambda\) = 0.10 V⁻¹). \(r_{o2}\parallel r_{o4}\) ≈ 0.61 MΩ → \(A_v\) ≈ 102(40 dB). 출력 저항이 이득을 정하므로 \(L\)을 키우면 이득이 오르고 대역은 줄어든다.

아래 회로도는 AB-1 1단 그 자체다. 회로도 아래의 막대를 끌어 입력 차동 전압을 바꾸면 엔진이 동작점을 다시 풀고, 마디 전압·가지 전류·소자 영역이 따라 움직인다. 소자를 누르면 그 소자의 \(g_m\)·\(r_o\)·영역이 아래 상자에 뜬다.

SIMULATOR

AB-1 1단: 살아 있는 5T OTA

아래 막대를 끌고, 소자를 누른다

소자를 눌러 보자

M1~M5를 누르면 동작점(전류, gm, ro, gm/ID, 영역)과 이 회로에서 맡은 역할이 나온다.

vid / vout—
gm1—
손 계산 gm1(ro2∥ro4)—
엔진 소신호 이득(ac)—
가지 전류 ID1 / ID2—
해볼 것: ① 막대를 +5 mV로 끈다. M1이 더 많은 전류를 원하고 미러 M4가 그 전류를 출력으로 밀어 넣지만 M2는 덜 원하므로, 출력이 올라가다가 M4가 선형으로 빠진다(빨강). −5 mV면 반대로 출력이 내려가 M2가 빠진다. 가지 전류는 거의 그대로이고 출력 전압만 크게 움직인다(출력 저항이 크기 때문). ② vid = 0에서 L을 2 µm로 키우면 ro가 늘어 이득이 오르고, 0.3 µm로 줄이면 이득이 수십으로 떨어진다. ③ 꼬리 전류를 80 µA로 늘리면 gm은 √ 정도로만 늘고 ro는 1/I로 줄어 이득이 오히려 준다. (엔진: AN.circuit, 이상 전류원 → M8 다이오드 → M5 미러, 출력 무부하. 전류 점의 빠르기는 가지 전류에 비례.)

vid = 0에서 출력 직류 전압은 다이오드 M3의 드레인 전압과 거의 같다(약 1.12 V). 대칭이므로 M3와 M4의 \(V_{DS}\)가 같아 미러가 정확히 복사하기 때문이다. 이 점이 9장의 2단 설계에서 시스템적 오프셋을 없애는 조건의 출발점이 된다. 반대로 vid가 몇 mV만 되어도 출력이 레일로 달려가므로, 5T OTA는 거의 언제나 피드백 안에서 쓴다.

항목(AB-1 1단, VCM 0.9 V)손 계산엔진비고
gm1≈ 237 µS(제곱 법칙 \(\sqrt{2\mu C_{ox}\tfrac WL I_D}\))169 µS중간 반전이라 제곱 법칙이 과대 추정
gm1/ID≈ 23.7(= 2/Vov)17.3 V⁻¹3장의 입력 쌍 목표 15~20 안
ro2, ro4≈ 1/(λID) = 1.25, 1.0 MΩ1.37, 1.10 MΩ엔진은 (1+λVDS)까지 반영
1단 이득≈ 237 µS × 0.56 MΩ ≈ 132≈ 102(40.2 dB)gm을 엔진 값으로 쓰면 102
출력 직류 전압VDD − |VGS3|1.12 VM3·M4 대칭
미러 극점다이오드 마디 x에는 M3·M4의 게이트 커패시턴스가 달려 있고 저항은 \(1/g_{m3}\)뿐이다. 한쪽 신호가 이 마디를 거쳐 가므로 \(g_{m3}/C_x\) 근처에 극점(과 그 두 배의 영점)이 생긴다. 보통 단위 이득 주파수보다 훨씬 높지만, 큰 PMOS를 쓰면 위상 여유를 갉아먹는다. 7장의 주제다.

오프셋 맛보기와 다음 걸음

지금까지는 M1과 M2가 완벽히 같다고 했다. 실제 두 소자의 문턱 전압은 수 mV씩 다르다(펠그롬 법칙, 12장). M1의 \(V_{TH}\)가 2 mV 높으면, 출력을 균형점에 두려면 입력에 2 mV를 더 줘야 한다. 이 "필요한 입력"이 입력 오프셋 전압(Input Offset Voltage)이다. 이득이 100이면 vid = 0에서도 출력이 200 mV 비켜난다.

SIMULATOR

어긋난 쌍은 곡선을 옆으로 민다

정합된 쌍어긋난 쌍
입력 환산 오프셋(엔진)—
손 계산 ΔVTH − (ΔW/W)·(ID/gm)—
vid = 0의 출력 오차—
해볼 것: ① ΔVTH를 +2 mV로 두면 곡선이 오른쪽으로 2 mV 밀린다. ② 미러 M4의 W를 2 % 키우면 M4가 2 % 더 많은 전류를 복사하므로, 출력이 올라간다. 이것을 상쇄할 입력 −0.02 × ID/gm ≈ −1.2 mV가 오프셋으로 더해진다. ③ 둘을 반대 부호로 두면 우연히 상쇄되기도 한다. 실제 칩에서는 무작위다. (엔진: AB-1 1단 크기, VCM 0.9 V. 오프셋은 출력이 정합 쌍의 균형 출력과 같아지는 vid를 이분법으로 찾았다.)

입력 소자의 \(\Delta V_{TH}\)는 그대로 입력에 더해지고, 부하 쪽 오차는 \(I_D/g_m\)(\(=1/(g_m/I_D)\) ≈ 58 mV)을 곱해 입력으로 환산된다. 입력 쌍의 \(g_m/I_D\)를 크게 잡는 것이 오프셋에도 유리한 이유다. 오프셋의 통계(몬테카를로)와 공통 중심 배치는 12장에서 본격적으로 다룬다.

완전 차동 증폭기와 CMFB5T OTA는 출력을 하나로 모으면서 차동의 장점(짝수 고조파 상쇄, 전원 잡음 제거, 2배의 출력 스윙)을 일부 버린다. 출력도 두 개로 내는 완전 차동(Fully Differential) 증폭기는 이 장점을 끝까지 지키지만, 두 출력의 평균(출력 공통 모드)을 정할 장치가 없다. 능동 부하 두 개가 각자 전류를 정하므로 출력 공통 모드는 공중에 떠서 어느 한쪽 레일로 흘러간다. 이를 잡아 주는 공통 모드 피드백(CMFB) 회로가 필요하다. 9장에서 다룬다.

AB-1에 적용: 1단 입력 쌍

이 장의 방법으로 AB-1 OTA의 1단을 정한다. 입력 쌍은 NMOS로 두고, 3장의 결론대로 중간 반전(\(g_m/I_D\) ≈ 17)에 놓는다. 엔진으로 동작점을 풀면 아래와 같다.

TARGET AB-1타깃 파일 · 6장

1단 5T OTA: gm1 ≈ 169 µS, 이득 약 102(40 dB)

입력 쌍 M1·M2는 NMOS 10/1 µm, 능동 부하 M3·M4는 PMOS 6/1 µm, 꼬리 M5는 5장의 미러로 20 µA를 받는다. 엔진(AN.ota2Open()의 1단)에서 M1의 \(I_D\) ≈ 9.7 µA, \(g_{m1}\) ≈ 169 µS(\(g_m/I_D\) ≈ 17.3), \(r_{o2}\) ≈ 1.37 MΩ, \(r_{o4}\) ≈ 1.10 MΩ이고 1단 이득 \(g_{m1}(r_{o2}\parallel r_{o4})\) ≈ 102(40.2 dB)다. 1단 출력 직류 전압은 약 1.12 V, 꼬리 마디는 약 0.32 V로 M5에 \(V_{DS,sat}\)(0.21 V)보다 약 0.1 V 여유가 있다. 공통 모드 입력 범위는 엔진에서 약 0.77~1.68 V이고, 센서 공통 모드 0.9 V는 그 안에 있다. 5T 단독의 저주파 CMRR은 약 89 dB다.

이 장에서 정한 것입력 쌍 NMOS 10/1(gm/ID ≈ 17), 부하 PMOS 6/1 미러, 꼬리 20 µA. 1단 이득 약 102.
아직 남은 문제40 dB로는 70 dB 사양에 30 dB가 모자란다. ICMR 아래 여유가 약 0.1 V로 빠듯하다. 입력 쌍 부정합이 만드는 오프셋.
다음 단계2단을 붙이면 두 극점이 생긴다. 1단 출력 마디의 주파수 응답(7장).

핵심 정리

  1. 차동 회로는 두 입력의 차이 \(v_{id}\)만 증폭하고 평균 \(v_{cm}\)은 거른다. 두 경로가 대칭이면 공통 간섭과 짝수 고조파가 차이에서 사라진다.
  2. 차동 쌍은 꼬리 전류 \(I_{SS}\)를 두 가지로 나눈다. \(|v_{id}| \ge \sqrt2V_{ov}\)면 한쪽이 전부를 가져간다. 같은 전류에서 \(g_m\)과 선형 범위는 맞바꿈이다.
  3. 차동 신호에서 꼬리 마디는 가상 접지다. 반쪽 회로로 보면 차동 이득은 \(g_m(R_D\parallel r_o)\)다.
  4. ICMR의 아래 한계는 꼬리 전류원(\(V_{GS1}+V_{DS,sat5}\)), 위 한계는 입력 소자(\(V_{DD}-|V_{GS3}|+V_{TH1}\))가 정한다. 아래로 벗어나면 전류와 \(g_m\)이, 위로 벗어나면 이득이 무너진다.
  5. CMRR은 꼬리 출력 저항(\(1+2g_mR_{SS}\))과 대칭의 정도(\(R_D/\Delta R_D\))의 곱이다. 고주파에서는 꼬리 커패시턴스가 이를 깎는다.
  6. 능동 부하 5T OTA는 차동을 단일 출력으로 바꾸면서 이득 \(g_{m1}(r_{o2}\parallel r_{o4})\)를 준다. AB-1 1단은 \(g_{m1}\) ≈ 169 µS, 이득 약 102(40 dB).

확인 퀴즈

1. 저항 부하 차동 쌍에 순수한 차동 입력을 넣었다. 작은 신호에서 꼬리 마디 P의 전압은 어떻게 되는가?

M1 전류가 +i만큼 늘면 M2 전류는 −i만큼 줄어 합이 변하지 않는다. 꼬리로 흐르는 신호 전류가 0이므로 P의 신호 전압도 0이다. 그래서 반쪽 회로를 공통 소스 증폭기로 볼 수 있다. 큰 신호에서는 2배 주파수 성분이 조금 남는다.

2. 꼬리 전류 20 µA, 입력 쌍의 균형점 과구동 전압 \(V_{ov}\) = 100 mV(제곱 법칙)이다. 한쪽 소자가 꼬리 전류를 모두 가져가는 \(|v_{id}|\)는 약 얼마인가?

완전 전환 전압은 \(\sqrt2V_{ov}\) = 1.414 × 100 mV ≈ 141 mV다. 꼬리 전류를 바꾸지 않고 W/L을 키워 \(V_{ov}\)를 줄이면 \(g_m\)은 오르고 이 범위는 좁아진다.

3. 5T OTA에서 \(g_{m1}\) = 200 µS, \(r_{o2}\) = 1 MΩ, \(r_{o4}\) = 1 MΩ이다. 저주파 차동 이득은?

\(A_v = g_{m1}(r_{o2}\parallel r_{o4})\) = 200 µS × 0.5 MΩ = 100. 미러가 M1의 신호 전류를 출력으로 옮겨 M2의 전류와 더하므로 \(g_m\) 전체가 쓰이고, 출력 마디의 저항은 \(r_{o2}\)와 \(r_{o4}\)의 병렬이다.

4. NMOS 입력 5T OTA의 공통 모드 전압을 계속 내렸다. 가장 먼저 일어나는 일은?

아래 한계는 \(V_{GS1}+V_{DS,sat5}\)다. 그 밑에서는 M5가 전류원 노릇을 못 해 꼬리 전류가 줄고 \(g_m\)·대역폭·CMRR이 함께 떨어진다. 이득 숫자는 \(r_o\)가 커져 한동안 버티므로 이득만 보면 놓치기 쉽다. M1이 선형으로 빠지는 것은 위 한계의 일이다.

5. 저항 부하 차동 쌍의 CMRR을 올리는 방법으로 효과가 없는 것은?

CMRR ≈ \((R_D/\Delta R_D)(1+2g_mR_{SS})\)이다. \(R_D\)를 같은 비율로 키우면 \(A_{dm}\)과 \(A_{CM\to DM}\)이 함께 커져 비는 그대로다. CMRR을 올리는 것은 \(R_{SS}\)(꼬리 출력 저항)를 키우거나 \(\Delta R_D/R_D\)(부정합)를 줄이는 것, 고주파에서는 \(C_{SS}\)를 줄이는 것이다.