Chapter 07

주파수 응답

4장과 6장에서 구한 이득은 직류에서의 이득이다. 실제 트랜지스터의 모든 마디에는 커패시터가 매달려 있고, 신호 주파수가 올라가면 그 커패시터가 신호 전류를 땅으로 흘려 버린다. 이득은 어느 주파수부터 떨어지기 시작하고, 출력은 입력보다 늦어진다. 이 장은 그 "어느 주파수"를 손으로 어림하고 엔진으로 확인하는 법을 다룬다. 극점과 영점, 보드 선도와 s 평면, 밀러 효과와 시정수 어림법을 거쳐, AB-1의 2단 OTA를 보상 없이 두면 왜 쓸 수 없는지까지 간다.

커패시터가 이득을 갉아먹는다

가장 단순한 예부터 시작한다. 저항 \(R\)을 지나 커패시터 \(C\)에 걸리는 전압을 출력으로 보는 RC 저역 통과 회로(RC low-pass)다. 직류에서 커패시터는 열린 회로이므로 출력은 입력과 같다. 주파수가 올라가면 커패시터의 임피던스 \(1/(j\omega C)\)가 작아져 신호를 땅으로 흘리고, 출력 진폭이 줄어든다. 동시에 커패시터가 충전되는 데 시간이 걸리므로 출력은 입력보다 늦게 따라온다.

증폭기의 출력 마디도 똑같다. 출력 저항 \(R_{out}\)과 부하 커패시터 \(C_L\)이 이 RC를 이룬다. 그래서 이 회로 하나를 손에 익히면 이 장의 절반을 얻는다.

아래 시뮬레이터에서 주파수를 올려 보라. 오실로스코프 위의 출력(분홍)이 작아지면서 오른쪽으로 밀리고, 아래 보드 선도 위의 점이 함께 움직인다.

SIMULATOR

주파수를 올리면 출력은 얼마나 작아지고 얼마나 늦어지나

극점 fc = 1/(2πRC)—
|vout/vin|—
위상—
시간 지연 Δt—
해볼 것: ① "f = fc로"를 눌러 진폭이 0.707(−3 dB), 위상이 −45°가 되는 것을 확인한다. ② f를 fc의 10배, 100배로 올리면 크기가 −20 dB, −40 dB로 떨어지고 위상은 −90°에 붙는다. ③ R이나 C를 두 배로 하면 보드 선도 전체가 왼쪽으로 한 옥타브 밀린다. (보드 선도는 엔진 AC 해석, 스코프는 정상 상태 사인 응답. 입력 진폭 1 V.)

본 것을 식으로 쓰면 다음과 같다. 전달 함수의 분모가 0이 되는 \(s = -1/(RC)\)를 극점(Pole)이라 하고, 그 크기를 2π로 나눈 \(f_c\)를 극점 주파수 또는 −3 dB 주파수라고 부른다.

$$H(s) = \frac{v_{out}}{v_{in}} = \frac{1}{1 + s/\omega_p},\qquad \omega_p = \frac{1}{RC},\qquad f_c = \frac{1}{2\pi RC}$$
\(R\) = 10 kΩ, \(C\) = 1 pF이면 \(RC\) = 10 ns, \(f_c\) ≈ 15.9 MHz. \(f \gg f_c\)에서 \(|H| \approx f_c/f\)(주파수 10배마다 −20 dB), 위상 \(-\arctan(f/f_c)\)는 \(f_c\)에서 −45°, 끝에서 −90°.

위상 지연은 시간 지연으로 바꿔 읽을 수 있다. \(\Delta t = |\phi|/(360°\cdot f)\)다. 극점보다 훨씬 낮은 주파수에서는 \(\Delta t \approx RC\)로 일정하다. 즉 RC 회로는 낮은 주파수 신호를 \(RC\)만큼 늦게 내보내는 지연 소자처럼 보인다. 이 사실은 뒤의 시정수 어림법의 출발점이다.

극점과 영점, 보드 선도

실제 증폭기에는 극점이 여럿이고, 분자가 0이 되는 영점(Zero)도 있다. 전달 함수를 극점·영점으로 인수분해하면 보드 선도는 각 인수의 기여를 dB와 각도로 더하기만 하면 된다. 그래서 손으로도 빠르게 그릴 수 있다.

$$H(s) = A_0\,\frac{(1+s/\omega_{z1})(1+s/\omega_{z2})\cdots}{(1+s/\omega_{p1})(1+s/\omega_{p2})\cdots}$$
극점 하나: 그 주파수부터 기울기 −20 dB/dec, 위상 −90°(fp/10 ~ 10 fp에서 −45°/dec로 변한다). 좌반면 영점: +20 dB/dec, +90°. 우반면 영점 \((1 - s/\omega_z)\): 크기는 +20 dB/dec로 같지만 위상은 −90°.

직선 근사는 꺾이는 점에서 가장 틀린다. 극점 하나에서 실제 곡선은 직선보다 3 dB 아래에 있고, 두 극점이 가까우면 오차가 겹쳐 6 dB까지 벌어진다. 아래 놀이터에서 극점과 영점을 직접 놓고 끌어 보라.

SIMULATOR

보드 선도 놀이터: 극점·영점을 놓고 끌기

위쪽 띠를 눌러 추가·끌기
실제 (AN.pz)직선 근사× 극점 · ○ 영점 · ◎ 우반면 영점
직류 이득—
f−3 dB—
단위 이득 주파수—
최대 근사 오차—
해볼 것: ① 극점 하나를 끌어 다른 극점에 겹쳐 놓으면 꺾이는 점의 오차가 3 dB에서 6 dB로 커진다. ② 영점을 극점 바로 위에 놓으면 둘이 상쇄되어 곡선이 평평해진다(극점·영점 상쇄). ③ 우반면 영점을 추가하면 크기는 좌반면 영점과 똑같이 올라가지만 위상은 오히려 더 늦어진다. 이것이 뒤에서 밀러 효과와 2단 OTA를 괴롭힌다. (실수 극점·영점만. 계산은 AN.pz → AN.bodeData.)

마지막 관찰이 중요하다. 크기 그래프만 보면 좌반면 영점과 우반면 영점을 구별할 수 없다. 위상을 함께 봐야 하는 이유이고, 8장 이후의 안정도 논의가 위상에 집착하는 이유다.

s 평면에서 보는 극점: 울림과 발산

보드 선도는 \(s = j\omega\), 즉 s 평면의 허수축 위만 본 그림이다. 극점의 실제 위치는 s 평면 전체에 있고, 복소수일 수도 있다. 극점 \(p = \sigma \pm j\omega_d\)는 시간 영역에서 \(e^{\sigma t}\cos(\omega_d t)\) 꼴의 성분을 만든다. 따라서 극점이 허수축에서 멀리 왼쪽에 있을수록 빨리 사라지고, 위아래로 멀수록 빨리 진동하며, 오른쪽 반평면에 있으면 시간이 갈수록 커진다.

복소 극점 쌍은 고유 주파수 \(\omega_0 = |p|\)와 품질 계수(Quality factor) \(Q = \omega_0/(2|\sigma|)\)로 표현한다. 감쇠비는 \(\zeta = 1/(2Q)\)다. \(Q > 0.707\)이면 보드 선도에 봉우리(피킹)가 생기고 계단 응답이 오버슈트한다. 아래 세 패널은 한 전달 함수를 세 방향에서 동시에 보여 준다.

SIMULATOR

s 평면 · 보드 · 계단 응답을 한 번에

s 평면의 ×, ○를 끌어 본다
ω0/2π—
Q (ζ)—
보드 피킹—
오버슈트—
상태—
해볼 것: ① 위쪽 극점(×)을 허수축 쪽으로 끌어 Q를 키우면 보드 선도에 봉우리가 솟고, 계단 응답이 오래 울린다. ② 극점을 실수축으로 내리면(Q < 0.5) 울림 없이 느리게 올라간다. ③ 극점을 허수축 너머 오른쪽으로 끌면 계단 응답이 발산한다. ④ 영점을 켜고 우반면으로 끌면 계단 응답이 처음에 반대로 내려갔다가 올라간다. (직류 이득 1로 정규화. 축 단위는 σ/2π, ω/2π [MHz]. 계단 응답은 AN.response의 쌍선형 이산화.)

세 그림은 같은 사실을 다르게 말한다. 극점이 허수축에 다가가면(Q↑) 보드 선도의 봉우리, 계단 응답의 울림, s 평면에서의 작은 \(|\sigma|\)가 함께 나타난다. 피드백 증폭기의 안정도(10장)는 결국 폐루프 극점이 s 평면 어디에 놓이는가의 문제다.

우반면 영점의 "역방향 출발" 우반면 영점이 있는 시스템은 계단 입력에 먼저 반대 방향으로 움직였다가 돌아온다. 신호가 두 경로로 가는데, 빠른 경로가 느린 경로와 부호가 반대이기 때문이다. 밀러 커패시터를 지나 출력으로 곧장 넘어가는 전류가 바로 그 빠른 경로다.

공통 소스 증폭기의 주파수 응답

이제 트랜지스터로 돌아온다. 4장의 저항 부하 공통 소스 증폭기는 출력 마디에 \(R_{out} = R_D \parallel r_o\)와 \(C_{out} = C_L + C_{db} + C_{gd}\)를 가진다. 입력을 이상적 전압원으로 몰면 극점은 출력 마디 하나뿐이고, 회로는 이득이 있는 RC 회로가 된다.

VDD RD vout M1 vin RS Cgs Cgd Cdb CL 출력 마디: RD∥ro × (CL+Cdb+Cgd) 입력 마디:RS × (Cgs + 밀러 Cgd)
그림 7-1. 공통 소스 증폭기의 기생 커패시턴스. 입력 마디에는 \(C_{gs}\), 출력 마디에는 \(C_{db}\)와 부하 \(C_L\)이 매달린다. 문제는 두 마디를 잇는 \(C_{gd}\)(빨강)다. 이 커패시터 양끝의 전압은 반대로 크게 움직이므로 실제보다 훨씬 크게 보인다(밀러 효과).

먼저 \(R_S = 0\)인 경우, 즉 출력 극점만 있는 경우를 엔진으로 풀어 본다. 부하 저항 \(R_D\)와 \(C_L\)을 바꾸며 직류 이득, 대역, 둘의 곱을 지켜보라.

SIMULATOR

RD를 키우면 이득은 오르고 대역은 줄고, 곱은 그대로

M1을 누르면 소자 정보
회로도의 M1을 누르면 동작점의 gm, ro, 기생 커패시턴스가 여기에 뜬다.
직류 이득 엔진 / 손—
f−3 dB 엔진 / 손—
GBW 엔진 / gm/(2πCout)—
M1 영역—
해볼 것: ① RD를 5 kΩ에서 25 kΩ로 올리면 이득은 오르고 f−3 dB는 내려가지만 단위 이득 주파수(GBW)는 거의 그대로다. ② CL을 두 배로 하면 대역과 GBW가 함께 절반이 된다. ③ RD를 30 kΩ 넘게 올리면 출력 전압이 내려가 M1이 선형 영역으로 빠지고 gm이 무너져 이득과 GBW가 함께 꺼진다. (M1 10/1 µm, VGS 0.65 V 고정, VDD 1.8 V. 입력은 이상적 전압원. 엔진: 제곱 법칙 + 약반전 연속 모델, 기생 C는 동작점에서 고정.)

손 계산과 엔진이 거의 같다는 것을 확인했다. 기본값(\(R_D\) = 15 kΩ, \(C_L\) = 1 pF)에서 손 계산은 다음과 같다.

$$A_0 = g_m (R_D\parallel r_o),\quad f_{-3\,\text{dB}} = \frac{1}{2\pi (R_D\parallel r_o) C_{out}},\quad \text{GBW} = A_0 f_{-3\,\text{dB}} = \frac{g_m}{2\pi C_{out}}$$
\(g_m\) ≈ 580 µS, \(r_o\) ≈ 216 kΩ, \(R_D\parallel r_o\) ≈ 14.0 kΩ → \(A_0\) ≈ 8.1(18.2 dB). \(C_{out}\) ≈ 1 pF + \(C_{db}\) 10 fF + \(C_{gd}\) 3 fF ≈ 1.01 pF → \(f_{-3\,\text{dB}}\) ≈ 11.2 MHz, GBW ≈ 91 MHz(엔진 약 90 MHz).

GBW에 \(R_D\)가 없다는 것이 핵심이다. 출력 저항을 키워 얻은 이득은 정확히 그만큼의 대역을 내주고 산 것이다. 이득과 대역을 함께 늘리고 싶다면 \(g_m\)을 키우거나(전류를 더 쓰거나) \(C_L\)을 줄이는 수밖에 없다. 이것이 아날로그 설계의 가장 기본적인 맞바꿈이다.

밀러 효과: 작은 Cgd가 크게 보이는 이유

이제 입력 쪽에 신호원 저항 \(R_S\)가 있다고 하자. 입력 마디에는 \(C_{gs}\)와 함께 게이트와 드레인을 잇는 \(C_{gd}\)가 매달린다. 게이트 전압이 \(v\)만큼 오르면 드레인은 \(-Av\)만큼 내려가므로 \(C_{gd}\) 양끝 전압은 \((1+A)v\)만큼 변한다. 입력에서 보면 \(C_{gd}\)를 충전하는 데 \((1+A)\)배의 전하가 드는 셈이다. 이것을 밀러 효과(Miller effect)라고 한다.

−A Cgd v−Av 밀러 정리 −A Cgd(1+A) Cgd(1+1/A)
그림 7-2. 밀러 정리. 이득 \(-A\)인 증폭기를 가로지르는 커패시터는 입력에서 \(C(1+A)\), 출력에서 \(C(1+1/A)\)인 접지 커패시터와 같다. 단, \(A\)가 주파수와 무관하다고 가정한 근사다.
$$C_{in} \approx C_{gs} + C_{gd}(1+A),\qquad f_{p,in} \approx \frac{1}{2\pi R_S\,[C_{gs} + C_{gd}(1 + g_m R_L)]}$$
\(C_{gd}\) = 20 fF, \(A\) = 50이면 입력에서 1.02 pF. \(C_{gs}\) = 50 fF를 압도한다. \(R_S\) = 20 kΩ이면 \(f_{p,in}\) ≈ 7.4 MHz. \(A\) = 1이었다면 1.8 GHz였다.
SIMULATOR

이득을 올리면 입력 극점이 내려온다

엔진(소신호 회로 AC)밀러 근사(두 극점)우반면 영점 gm/(2πCgd)
입력 Cgs+Cgd(1+A)—
f−3 dB 엔진—
f−3 dB 밀러 근사—
우반면 영점—
해볼 것: ① A를 1에서 100으로 올리면 입력의 밀러 커패시터(왼쪽 회로도의 빨간 C)가 커지고 대역이 수십 배 줄어든다. ② A가 크고 RS가 작으면 입력 극점과 출력 극점이 가까워져 밀러 근사(주황 점선)가 엔진(파랑)과 어긋난다. 근사는 출력 극점이 Cgd로 묶여 함께 움직인다는 것을 모른다. ③ Cgd를 키우면 우반면 영점(빨강 세로선)이 내려와 고주파 위상이 −180°를 넘어 계속 늦어진다. (소신호 모델: gm = 1 mS 고정, Cgs = 50 fF, CL = 0.1 pF, RL = A/gm. AN.circuit의 G·R·C 소자로 풀었다.)

밀러 근사는 "입력 극점이 얼마나 내려오는가"를 잘 맞힌다. 그러나 두 가지를 놓친다. 첫째, \(A\)를 직류 이득으로 고정했지만 출력 극점 위에서는 \(A\)가 줄어든다. 둘째, \(C_{gd}\)는 입력에서 출력으로 신호를 직접 넘기는 경로이기도 해서 \(s = +g_m/C_{gd}\)에 우반면 영점을 만든다. 정확한 2차 분모는 다음과 같다.

$$D(s) = 1 + s\,[R_S(C_{gs} + C_{gd}(1+g_mR_L)) + R_L(C_L + C_{gd})] + s^2 R_S R_L\,(C_{gs}C_{gd} + C_{gs}C_L + C_{gd}C_L)$$
\(s\)의 1차 계수가 곧 다음 절의 시정수 합이다. 두 극점이 멀리 떨어져 있으면 지배 극점 ≈ 1/(1차 계수)이고, 그 값은 밀러 근사와 거의 같다.

캐스코드가 밀러를 막는 방법

밀러 효과는 \(C_{gd}\) 양끝 사이의 이득에서 나온다. 그렇다면 입력 트랜지스터의 드레인을 거의 움직이지 않게 만들면 된다. 입력 트랜지스터 위에 게이트를 고정한 트랜지스터를 하나 더 쌓는 캐스코드(Cascode)가 그 방법이다. 위 트랜지스터의 소스(입력 트랜지스터의 드레인)는 \(1/g_{m2}\) 정도의 낮은 임피던스이므로, \(C_{gd1}\) 양끝 이득은 \(-g_{m1}/g_{m2} \approx -1\)로 줄어든다. 전체 이득은 위쪽 출력 마디에서 그대로 얻는다.

SIMULATOR

같은 이득, 다른 대역: 공통 소스 대 캐스코드

공통 소스캐스코드
Cgd1 양끝 이득 CS / 캐스코드—
f−3 dB 공통 소스—
f−3 dB 캐스코드—
대역 개선—
해볼 것: ① 이득을 10에서 300으로 올리면 공통 소스의 대역은 이득에 반비례해 줄지만 캐스코드의 대역은 출력 극점이 정할 때까지 훨씬 덜 줄어든다. ② 회로도에서 Cgd1 양끝 이득 태그를 비교한다. ③ 이득이 낮으면(10) 두 회로의 차이가 작다. 밀러 효과는 이득이 클 때 문제다. (소신호 모델: gm1 = gm2 = 1 mS, ro = 200 kΩ, RS = 20 kΩ, Cgs = 50 fF, Cgd = 20 fF, 캐스코드 마디 Cx = 60 fF, CL = 0.1 pF. 캐스코드 자체의 이득·스윙 문제는 9장.)

캐스코드는 출력 저항을 키우는 도구(4장)이기도 하지만, 여기서 보듯 고주파에서 입력과 출력을 떼어 놓는 도구이기도 하다. 대가는 전압 여유(헤드룸)와 캐스코드 마디의 추가 극점이다.

시정수 어림법

커패시터가 서너 개를 넘으면 전달 함수를 손으로 푸는 것은 비현실적이다. 개방 시정수법(Open-circuit time constants, OCTC)은 그 대신 각 커패시터마다 "다른 커패시터를 모두 떼어 냈을 때 이 커패시터 양끝에서 보이는 저항" \(R_{k}\)를 구하고, 시정수 \(\tau_k = R_k C_k\)를 모두 더한다.

$$f_{-3\,\text{dB}} \approx \frac{1}{2\pi \sum_k R_k C_k}$$
공통 소스: \(R_{gs} = R_S\), \(R_L' = R_L\parallel r_o\), \(R_{gd} = R_S + R_L' + g_m R_S R_L'\), \(R_{CL} = R_L'\). \(R_{gd}\)의 \(g_mR_SR_L'\) 항이 밀러 효과다.

이 식은 앞 절 \(D(s)\)의 1차 계수와 정확히 같다. 극점 하나가 지배적일 때 1차 계수는 그 극점의 역수에 가깝다는 것이 근거다. 그래서 이 방법은 계산이 쉬운 대신 항상 보수적이다(대역을 조금 낮게 본다). 더 중요한 장점은 어느 커패시터가 대역을 잡아먹는지 순위를 매겨 준다는 것이다.

SIMULATOR

어느 커패시터가 대역을 잡아먹나

커패시터를 누른다
—
Σ τ—
f−3 dB 어림 1/(2πΣτ)—
f−3 dB 엔진—
어림 오차—
해볼 것: ① Cgd를 눌러 그 커패시터가 보는 저항 RS + RL' + gmRSRL'을 확인한다. 막대 그래프에서 가장 긴 막대다. ② RS를 100 Ω으로 낮추면 CL이 주인공이 된다. ③ RS와 CL을 함께 키워 두 시정수를 비슷하게 만들면 어림 오차가 커진다(극점 둘이 붙으면 지배 극점 가정이 깨진다). (소신호 모델: gm = 1 mS, ro = 200 kΩ, Cgs = 50 fF, Cgd = 10 fF. 엔진은 같은 회로의 AC 해석.)

어림법이 엔진보다 늘 조금 낮은 대역을 주는 것을 보았다. 설계 초기에는 이 정도면 충분하다. 어느 막대가 가장 긴지 보고 그 커패시터나 그 저항을 줄이는 것이 대역을 넓히는 가장 빠른 길이다.

소스 팔로워의 피킹

소스 팔로워(공통 드레인)는 이득이 1보다 조금 작은 버퍼다. 입력과 출력이 같은 방향으로 움직이므로 \(C_{gs}\) 양끝 전압은 거의 변하지 않는다. 밀러 효과가 거꾸로 작용해 \(C_{gs}\)가 \((1-A)\)배로 작아 보이는 셈이고, 그래서 입력 커패시턴스가 작다.

대신 함정이 있다. 높은 신호원 저항 \(R_S\)로 몰면, 출력에서 본 임피던스는 주파수가 오르며 \(1/g_m\)에서 \(R_S\)로 커진다. 커지는 임피던스는 인덕터처럼 행동한다. 이 "가짜 인덕터"가 부하 \(C_L\)과 만나면 LC 공진처럼 봉우리와 울림이 생긴다.

SIMULATOR

버퍼가 울린다: 소스 팔로워의 숨은 인덕터

직류 이득—
피킹—
계단 오버슈트—
어림 Q = √(gmRSCgsCL)/(Cgs+CL)—
해볼 것: ① RS를 100 Ω으로 낮추면 피킹이 사라지고 출력이 깔끔하게 따라간다. ② RS 30 kΩ 근처에서 CL을 바꿔 보면 CL이 Cgs와 비슷할 때 울림이 가장 크다. ③ CL을 아주 크게 하면 봉우리는 사라지지만 대역이 줄어든다. (M1 40/0.5 µm, 벌크를 소스에 연결, 바이어스 100 µA, 입력 직류 1.2 V에 10 mV 계단. 엔진 AC·과도 해석, MOSFET 기생 C 포함.)

어림 Q는 \(C_{gd}\)를 무시한 2차 근사라서 엔진보다 크게 나온다. 그래도 경향, 즉 \(g_mR_S\)가 클수록, \(C_L \approx C_{gs}\)일수록 위험하다는 것은 맞힌다. 칩 밖 패드를 모는 버퍼나 높은 임피던스 마디 뒤의 팔로워에서 흔히 만나는 문제다.

2단 증폭기의 두 극점

3장에서 70 dB를 얻으려면 2단이 필요하다는 결론을 얻었고, 6장에서 AB-1의 1단(5트랜지스터 OTA)을 만들었다. 그 뒤에 공통 소스 2단(M6, M7)을 붙인 것이 AB-1의 2단 OTA다. 직류 이득은 두 단의 곱으로 약 71.8 dB가 된다. 그런데 높은 임피던스 마디가 두 개(1단 출력 y, 2단 출력 out)이므로 극점도 두 개다.

$$f_{p1} \approx \frac{1}{2\pi R_1 C_1},\qquad f_{p2} \approx \frac{1}{2\pi R_2 C_2}$$
\(R_1 = r_{o2}\parallel r_{o4}\) ≈ 608 kΩ, \(R_2 = r_{o6}\parallel r_{o7}\) ≈ 50 kΩ. \(C_1\)은 1단 출력의 기생 C ≈ 89 fF에 M6의 \(C_{gd6}\) 7 fF가 밀러로 (1+A2) ≈ 39배 더해져 약 0.37 pF, \(C_2\) ≈ \(C_L\) 2 pF. → \(f_{p1}\) ≈ 0.64 MHz, \(f_{p2}\) ≈ 1.55 MHz. \(C_{gd6}\)를 제대로 넣은 2차 모델의 근은 약 0.48 MHz와 8.8 MHz다(엔진 f−3 dB 0.47 MHz).

단순 어림으로 두 극점은 겨우 두 배 남짓 떨어져 있다. 작은 \(C_{gd6}\)가 밀러 효과로 둘을 조금 떼어 놓지만 그래도 20배가 안 된다. 직류 이득이 약 3,900배인 증폭기에서 이 정도 간격은 "붙어 있는" 것이다. 첫 극점 이후 이득은 −20 dB/dec로, 두 번째 극점 이후에는 −40 dB/dec로 떨어지는데, 71.8 dB나 되는 이득이 0 dB까지 내려오는 동안 위상은 이미 −180°를 훌쩍 넘는다. 이런 증폭기에 피드백을 걸면 발진한다(8장, 10장). 해결책은 두 마디 사이에 일부러 커패시터 \(C_c\)를 거는 것이다. 밀러 효과를 이번에는 우리 편으로 쓰는 것이다.

SIMULATOR

AB-1 OTA: 보상 없이 두면, 그리고 Cc를 걸면

극점 p1 / p2 (2차 모델)—
직류 이득 / f−3 dB (엔진)—
단위 이득 주파수 (엔진)—
위상 여유 (엔진)—
해볼 것: ① 보상 없음(Cc ≈ 1 fF)에서 두 극점이 모두 10 MHz 아래에 있고 위상 여유가 음수다. 아래 스코프의 단위 이득 버퍼는 계단 입력에 발진한다. ② Cc를 0.1 pF, 0.3 pF, 1 pF로 키우면 p1은 왼쪽으로, p2는 오른쪽으로 갈라진다(극점 분리). ③ 버퍼 출력의 울림이 줄어드는 것을 본다. 위상 여유를 얼마로 맞출지, 오른쪽에 숨은 우반면 영점을 어떻게 할지는 10장의 몫이다. (엔진: AN.ota2Open, Rz = 0, CL = 2 pF. 극점 표시는 R1, C1, R2, C2를 엔진 동작점에서 뽑은 2차 모델의 근. 스코프는 AN.ota2 버퍼의 과도 해석, 0.8 → 1.0 V 계단.)

\(C_c\)는 1단 출력에서 \(C_c(1+A_2)\)로 보인다. \(A_2\) ≈ 38이므로 1 pF의 \(C_c\)는 약 39 pF처럼 행동해 \(p_1\)을 수 kHz까지 끌어내린다. 동시에 높은 주파수에서 \(C_c\)는 M6의 게이트와 드레인을 묶어 M6을 다이오드처럼 만들고, 2단 출력 저항을 \(1/g_{m6}\) 정도로 낮춰 \(p_2\)를 위로 밀어 올린다. 두 극점이 반대 방향으로 갈라지는 이 현상을 극점 분리(Pole splitting)라 한다.

$$f_{p1} \approx \frac{1}{2\pi R_1 C_c (1 + g_{m6}R_2)},\qquad f_{p2} \approx \frac{g_{m6}\,C_c}{2\pi\,[C_1C_2 + C_c(C_1 + C_2)]} \approx \frac{g_{m6}}{2\pi (C_1 + C_2)}$$
\(C_c\) = 1 pF: \(f_{p1}\) ≈ 1/(2π · 608 kΩ · 39 pF) ≈ 6.7 kHz(엔진 f−3 dB 6.55 kHz). \(g_{m6}\) ≈ 761 µS → \(f_{p2}\) ≈ 52 MHz(2차 모델의 근 54 MHz). 단위 이득 주파수 ≈ \(g_{m1}/(2\pi C_c)\) ≈ 169 µS/(2π · 1 pF) ≈ 27 MHz(엔진 약 24 MHz).
TARGET AB-1타깃 파일 · 7장

보상 없는 2단 OTA: 71.8 dB지만 두 극점이 0.5 MHz와 8.8 MHz에 붙어 있다

6장까지의 AB-1 OTA를 \(C_c\) 없이 엔진(AN.ota2Open({cc: 1e-15, rz: 0}))으로 돌리면 직류 이득은 71.8 dB(1단 약 102배 × 2단 약 38배)로 사양 70 dB를 넘는다. 그러나 1단 출력(R1 ≈ 608 kΩ, C1 ≈ 0.37 pF, 밀러로 커진 Cgd6 포함)과 2단 출력(R2 ≈ 50 kΩ, C2 ≈ 2.05 pF)의 두 극점이 따로 어림하면 약 0.64 MHz와 1.55 MHz, Cgd6의 밀러 결합까지 넣은 2차 모델로는 약 0.48 MHz와 8.8 MHz다. 둘 다 단위 이득 주파수 약 117 MHz보다 한참 아래여서 위상 여유는 약 −12°다. 단위 이득 버퍼로 묶으면 계단 입력에 발진한다. 두 마디 사이에 \(C_c\) = 1 pF를 걸면 밀러 효과로 1단 출력에서 \(C_c(1+A_2)\) ≈ 39 pF로 보여 첫 극점이 약 6.6 kHz로 내려가고, 두 번째 극점은 약 54 MHz로 올라간다(2차 모델). 단위 이득 주파수는 약 24 MHz가 된다.

이 장에서 정한 것보상 없이는 쓸 수 없다. 2단 사이에 밀러 커패시터 Cc를 둔다. Cc ≈ 1 pF 수준이면 지배 극점은 수 kHz, GBW ≈ gm1/(2πCc)로 20 MHz대.
아직 남은 문제Cc를 지나는 직접 경로가 만드는 우반면 영점 gm6/(2πCc) ≈ 120 MHz가 위상을 깎는다. 위상 여유가 몇 도면 충분한가?
다음 단계8장에서 PGA 이득 40을 피드백으로 만들고 루프 이득을 계산한다. 위상 여유와 영점 처리는 9~10장.

핵심 정리

  1. 마디 저항 R과 마디 커패시턴스 C가 극점 f = 1/(2πRC)를 만든다. 극점 위에서 크기는 −20 dB/dec, 위상은 −90°까지 늦어진다.
  2. 보드 선도는 극점·영점 기여의 합이다. 직선 근사는 꺾이는 점에서 3 dB(극점이 겹치면 6 dB) 틀린다. 우반면 영점은 크기는 올리면서 위상을 늦춘다.
  3. s 평면에서 극점이 허수축에 가까울수록(Q↑) 피킹과 울림이 커지고, 우반면으로 넘어가면 발산한다.
  4. 단일 극점 증폭기에서 GBW = gm/(2πCL)는 부하 저항과 무관하다. 이득을 올리면 대역이 그만큼 준다.
  5. 밀러 효과로 Cgd는 입력에서 (1+A)배로 보인다. 근사는 두 극점이 가까울 때와 우반면 영점 gm/Cgd 근처에서 틀린다. 캐스코드는 Cgd 양끝 이득을 −1로 줄여 이를 막는다.
  6. 시정수 어림법 f−3 dB ≈ 1/(2πΣRkCk)는 보수적이지만 빠르고, 대역을 잡아먹는 커패시터의 순위를 알려 준다.
  7. 보상 없는 AB-1 2단 OTA는 두 극점이 붙어 있어 위상 여유가 음수다. 밀러 커패시터 Cc가 극점을 갈라 놓는다.

확인 퀴즈

1. R = 10 kΩ, C = 1 pF인 RC 저역 통과 회로에 159 MHz 사인을 넣었다. 출력 진폭과 위상에 가장 가까운 것은?

fc = 1/(2π · 10 kΩ · 1 pF) ≈ 15.9 MHz. 159 MHz는 fc의 10배이므로 |H| = 1/√(1+100) ≈ 0.0995, 위상 −arctan(10) ≈ −84.3°. 극점 하나는 위상을 −90°까지만 늦춘다.

2. 이득 −49인 공통 소스 증폭기의 Cgd가 10 fF, Cgs가 50 fF다. 밀러 근사로 입력 커패시턴스는?

Cin = Cgs + Cgd(1+A) = 50 fF + 10 fF × 50 = 550 fF. 10 fF짜리 커패시터가 Cgs의 열 배로 보인다.

3. 저항 부하 공통 소스 증폭기에서 RD를 두 배로 늘렸다(M1은 여전히 포화, ro ≫ RD). 출력 극점만 있다고 할 때 맞는 것은?

A0 = gmRout, f−3 dB = 1/(2πRoutCout)이므로 곱 GBW = gm/(2πCout)에는 Rout이 없다. gm ≈ 580 µS, Cout ≈ 1 pF면 GBW ≈ 92 MHz.

4. 보드 선도의 크기 그래프만으로는 구별할 수 없지만 위상으로는 구별되는 것은?

두 영점 모두 크기를 +20 dB/dec로 올린다. 좌반면 영점은 위상을 +90° 앞당기고, 우반면 영점은 −90° 늦춘다. Cgd나 밀러 보상 Cc를 지나는 직접 경로가 우반면 영점을 만든다.

5. 보상 없는 AB-1 2단 OTA를 단위 이득 버퍼로 묶었더니 발진했다. 가장 직접적인 원인은?

이득 71.8 dB가 0 dB로 내려오기 전에 두 극점이 모두 지나가 위상이 −180°를 넘는다(엔진 PM 약 −12°). 밀러 커패시터 Cc로 극점을 갈라 놓아야 한다.