Chapter 08

피드백

7장까지 만든 증폭기의 이득은 트랜지스터의 $g_m$과 $r_o$로 정해진다. 그런데 $g_m$은 온도에 따라 바뀌고, $r_o$는 출력 전압에 따라 바뀌고, 칩마다 공정 산포로 수십 % 달라진다. 이런 증폭기로 "정확히 40배"를 만들 수는 없다. 피드백은 이 문제를 뒤집는다. 크고 부정확한 이득 $A$를 일부러 내주고, 저항비처럼 정확한 $\beta$로 이득을 정한다. 이 장은 그 거래의 조건인 루프 이득을 중심에 놓고, 피드백이 이득·대역·왜곡·입출력 저항을 어떻게 바꾸는지 엔진으로 확인한 뒤, AB-1의 PGA 이득 40을 실제 OTA로 만들어 본다.

음의 피드백 블록도에서 폐루프 이득 $A/(1+A\beta)$를 유도하고, $A$가 커지면 이득이 $1/\beta$에 붙는 이유를 설명한다.
이득 오차 $1/(1+T)$를 비트 수로 환산하고, "N비트 정확도에 루프 이득 몇 dB가 필요한가"를 계산한다.
단일 극점 증폭기에서 피드백이 대역을 $(1+T)$배 넓히고 GBW는 그대로라는 것을 보드 선도에서 읽는다.
피드백이 포화 증폭기의 고조파 왜곡을 루프 이득만큼 줄이는 것과, 출력이 잘리면 소용없다는 것을 본다.
네 가지 피드백 구조에서 입력·출력 저항이 $(1+T)$배 커지거나 작아지는 규칙을 안다.
반전 증폭기의 가상 접지와, AB-1 OTA로 만든 이득 40 PGA의 루프 이득·이득 오차·폐루프 대역을 엔진으로 잰다.
양의 피드백(슈미트 트리거)과, 루프 지연이 커지면 음의 피드백도 울리기 시작한다는 것을 본다.

이득을 내주고 정확도를 산다

센서 신호 ±10 mV를 정확히 40배 키워야 한다고 하자. 6장의 5트랜지스터 OTA는 이득이 약 102배이고, 9장 수준의 2단 OTA는 약 3,900배다. 둘 다 "40"과는 거리가 멀고, 더 큰 문제는 이 숫자 자체가 믿을 만하지 않다는 것이다. $g_m$은 이동도를 따라 온도에 민감하고, $r_o$는 $V_{DS}$를 따라 출력 전압마다 다르다. 같은 웨이퍼 안에서도 칩마다 10~20 %씩 다르다.

해결책은 출력을 정확한 비율 $\beta$로 덜어 입력에서 빼는 것이다. 증폭기는 입력과 되돌아온 신호의 차이만 키운다. 출력이 너무 크면 되돌아온 신호가 입력보다 커져 차이가 음수가 되고, 출력이 줄어든다. 결국 출력은 "되돌아온 신호가 입력과 거의 같아지는" 점, 즉 $y \approx x/\beta$에 자리 잡는다. 이것이 음의 피드백(Negative feedback)이다.

그림 8-1. 음의 피드백 블록도. 증폭기 $A$는 오차 $e = x - \beta y$만 키운다. 신호가 루프를 한 바퀴 돌 때 곱해지는 $A\beta$를 루프 이득 $T$라 한다. $T$가 크면 오차 $e$는 입력의 $1/(1+T)$로 줄어든다.

아래 시뮬레이터에서 신호가 루프를 도는 모습을 보라. 점의 크기가 각 지점의 신호 크기다. $A$를 키우면 오차 $e$의 점이 점점 작아지고, 아래 그래프에서 폐루프 이득은 $A$가 만 배 바뀌는 동안 $1/\beta$ 선에 달라붙는다.

SIMULATOR

A를 만 배 바꿔도 폐루프 이득은 1/β 근처에 머문다

그래프를 끌어 A 조절

개루프 이득 A 목표 이득 1/β

폐루프 이득 A/(1+Aβ)1/β개루프 A

루프 이득 T = Aβ—

폐루프 이득 / 1/β—

이득 오차 1/(1+T)—

A ±30 % → 폐루프 변화—

해볼 것: ① A를 10(20 dB)에서 시작해 10⁵까지 올려 보라. 폐루프 이득이 1/β 선에 붙고, 오차 e의 점이 거의 사라진다. ② "A를 ±30 % 흔들기"를 누르면 A가 크게 흔들려도 폐루프 이득의 변화는 1/(1+T)배로 줄어든다. ③ 1/β를 300으로 올리면 같은 A에서도 T가 작아져 오차가 커진다. (이상적인 블록도: A와 β는 주파수와 무관한 실수, β는 부하 효과가 없다.)

본 것을 식으로 쓴다. $y = Ae$, $e = x - \beta y$를 풀면 다음을 얻는다.

$$A_{CL} = \frac{y}{x} = \frac{A}{1 + A\beta} = \frac{1}{\beta}\cdot\frac{T}{1+T},\qquad \frac{e}{x} = \frac{1}{1+T},\qquad \frac{dA_{CL}/A_{CL}}{dA/A} = \frac{1}{1+T}$$

$T = A\beta$: 루프 이득(무차원). AB-1 OTA의 $A$ ≈ 3,890(71.8 dB), PGA의 $\beta$ = 1/40이면 $T$ ≈ 97, $A_{CL}$ ≈ 39.6, $e/x$ ≈ 1.0 %. 세 번째 식은 이득 둔감화(Gain desensitization)다. $A$가 30 % 변해도 $A_{CL}$은 약 0.3 %만 변한다.

피드백은 공짜가 아니다. 3,900배의 이득을 40배로 깎아 썼다. 나머지 약 97배, 즉 루프 이득 $T$가 피드백이 "사는" 모든 것의 화폐다. 정확도, 대역, 선형성, 입출력 저항의 개선이 모두 $(1+T)$배로 표현된다는 것이 이 장 전체의 요약이다.

이득 오차와 루프 이득: 몇 비트까지 믿을 수 있나

폐루프 이득은 $1/\beta$가 아니라 $1/\beta \times T/(1+T)$다. 그 차이인 이득 오차(Gain error) $\varepsilon = 1/(1+T)$가 증폭기의 정확도를 정한다. ADC 앞단 증폭기라면 이 오차를 비트 수로 읽는 것이 편하다. 풀 스케일에서 오차가 ½ LSB보다 작으려면 $\varepsilon < 2^{-(N+1)}$이어야 한다.

$$\varepsilon = \frac{1}{1+T} < 2^{-(N+1)} \;\Rightarrow\; T \gtrsim 2^{N+1},\qquad A_0 = \frac{T}{\beta} = T\cdot A_{CL}$$

12비트: $T$ ≥ 8,191(78.3 dB). 폐루프 이득 40이면 개루프 $A_0$ ≥ 약 3.3×10⁵(110 dB). 6비트(ε ≈ 0.8 %)만 해도 $T$ ≥ 127(42 dB).

아래 계산기에서 비트 수와 폐루프 이득을 정하면 필요한 루프 이득과 개루프 이득이 나온다. 그래프 위를 끌면 임의의 루프 이득에서 오차와 등가 비트를 읽을 수 있다.

SIMULATOR

"12비트에는 루프 이득 몇 dB?" 계산기

그래프를 끌어 T 선택

목표 정확도 N 폐루프 이득 1/β

N비트에 필요한 T—

필요한 개루프 A₀—

고른 T에서 오차—

등가 비트—

해볼 것: ① N을 12로 두면 필요한 T가 약 78 dB, 폐루프 이득 40이면 개루프 이득이 약 110 dB다. ② "AB-1 OTA에 놓기"를 누르면 T ≈ 97(39.8 dB)에서 오차 약 1 %, 등가 약 5.6비트다. ③ N을 한 비트 올릴 때마다 필요한 T가 6 dB씩 오른다. (오차 기준: 풀 스케일에서 ½ LSB. 주파수와 무관한 직류 루프 이득.)

AB-1 OTA로 이득 40을 만들면 이득 오차는 약 1 %로 12비트 기준(0.012 %)보다 백 배 크다. 그렇다면 쓸 수 없는가? 그렇지 않다. 이득 오차가 일정한 값이면 디지털 보정이나 공장 교정으로 지울 수 있다. 정말 해로운 것은 $T$가 신호 크기·온도에 따라 변하는 부분이다. 출력이 커져 $r_o$가 줄면 $T$가 줄고, 그 변화가 이득을 신호마다 다르게 만든다. 이것이 왜곡이고, 교정으로 지울 수 없다. 이 이야기는 아래 비선형성 절에서 이어진다.

dB로 셈하기 보드 선도에서 $|A|$(dB)와 $1/\beta$(dB)의 차이가 곧 루프 이득 $T$(dB)다. 71.8 dB − 32.0 dB(= 20 log 40) = 39.8 dB ≈ 97배. 다음 절은 이 "두 선 사이의 거리"를 주파수 축 위에서 본다.

대역폭 확장: 이득과 대역의 맞바꿈

7장에서 단일 극점 증폭기의 이득과 대역의 곱(GBW)이 일정하다는 것을 봤다. 피드백은 그 맞바꿈을 설계자가 손잡이로 쥐게 해 준다. 개루프 이득이 $A(s) = A_0/(1+s/\omega_p)$일 때, 높은 주파수에서 $|A|$가 줄면 루프 이득도 줄고, $|A|$가 $1/\beta$까지 내려온 주파수에서 루프 이득은 1이 된다. 그 위에서는 피드백이 힘을 잃고 폐루프 이득은 개루프 곡선을 따라 내려간다.

그러므로 폐루프 대역은 $|A|$ 곡선과 $1/\beta$ 선이 만나는 점이다. 아래 보드 선도에서 노란 $1/\beta$ 선을 위아래로 끌어 보라. 두 선 사이의 칠한 영역이 루프 이득이다.

SIMULATOR

1/β 선을 끌면 대역은 교점을 따라 움직인다

1/β 선을 끈다

폐루프 이득 1/β 개루프 극점 f_p 두 번째 극점 f_p2 = 60 MHz

개루프 |A|폐루프 |A_CL|1/β루프 이득 영역

직류 루프 이득 T₀—

폐루프 f_{−3 dB} / 손 f_p(1+T₀)—

A_CL × f_{−3 dB}—

개루프 GBW = A₀f_p—

해볼 것: ① 1/β를 1(단위 이득)에서 1000까지 끌어 올리면 폐루프 대역이 줄지만 A_CL × f_{−3 dB}는 GBW 근처에 머문다. ② 1/β를 A₀ 가까이 올리면 T₀가 작아져 이득이 1/β보다 눈에 띄게 낮아지고 대역 확장도 거의 없다. ③ 두 번째 극점을 켜고 1/β를 1로 내리면 교점 근처에 봉우리가 생긴다. 단위 이득 피드백이 가장 위험하다는 10장의 예고다. (AN.pz 단일 극점 모델, A₀ = 3,892(71.8 dB). 폐루프 = AN.closeLoop.)

$$A_{CL}(s) = \frac{A(s)}{1+A(s)\beta} = \frac{A_0/(1+T_0)}{1 + s/[\omega_p(1+T_0)]},\qquad f_{-3\,\text{dB,CL}} = f_p(1+T_0) \approx \beta\cdot\text{GBW}$$

AB-1 OTA: $A_0$ ≈ 3,892, 극점 $f_p$ ≈ 6 kHz, GBW ≈ 23.5 MHz. 이득 40으로 묶으면 $f_{-3\,\text{dB}}$ ≈ 6 kHz × 98 ≈ 590 kHz. 센서 대역 10 kHz보다 약 60배 넓다.

극점 하나짜리 증폭기에서 피드백은 이득을 $(1+T_0)$로 나누고 대역을 $(1+T_0)$배로 곱한다. 곱은 그대로다. "이득이 낮을수록 빠르다"는 이 규칙 덕분에, 이득 40짜리 PGA는 GBW 23.5 MHz의 OTA로 약 0.6 MHz 대역을 얻는다. 단, 두 번째 극점이 교점 근처에 오면 이 단순한 그림이 깨진다. 그것은 10장의 주제다.

비선형성 감소: 왜곡도 1/(1+T)로 준다

실제 증폭기의 전달 곡선은 직선이 아니다. 차동 쌍의 전류는 $\tanh$ 꼴로 포화하고(6장), 출력단은 전원 근처에서 눌린다. 큰 신호를 넣으면 출력 사인의 꼭대기가 납작해지고, 스펙트럼에 2·3차 고조파가 생긴다. 피드백은 출력의 왜곡된 부분까지 입력으로 되돌려 빼므로, 증폭기는 그 왜곡을 상쇄하는 방향으로 오차 신호를 미리 비튼다(전치 왜곡). 결과적으로 같은 출력 크기에서 왜곡은 약 $1/(1+T)$로 준다.

아래에서 두 증폭기를 비교한다. 하나는 이득 10의 포화 증폭기, 다른 하나는 같은 모양의 포화 곡선을 가진 이득 $A$짜리 증폭기에 $\beta$ = 0.1의 피드백을 건 것이다. 출력 크기가 같아도 스펙트럼의 고조파 높이가 크게 다르다.

SIMULATOR

같은 출력, 다른 왜곡: 피드백 유무의 THD

입력 진폭 코어 이득 A 비대칭 포화(짝수 고조파)

입력 × 10 (이상적 출력)피드백 없음(이득 10)피드백(A, β = 0.1)

THD 피드백 없음—

THD 피드백—

개선 엔진 / 20 log(1+T)—

출력 상태—

해볼 것: ① 입력 20 mV에서 A = 1000이면 피드백 쪽 THD가 약 40 dB 낮다. 20 log(1+T) ≈ 40 dB와 맞다. ② A를 낮추면 개선 폭이 T를 따라 줄어든다. ③ 입력을 100 mV 넘게 올리면 출력이 포화 한계(+1 V, −0.7 V)에 닿아 꼭대기가 잘린다. 이때는 루프 이득이 0이 되어 피드백도 왜곡을 막지 못한다. (엔진: 비선형 전압 제어 전압원 E{fn: tanh}, 과도 해석 3주기 1024점, 직사각 창 일관 표본화 FFT. 주파수 특성 없음.)

원리는 간단하다. 코어 증폭기의 이득이 출력 크기에 따라 $A(1-\delta)$로 줄어든다면 폐루프 이득의 변화는 둔감화 식에 따라 $\delta/(1+T)$뿐이다. 이득의 "흔들림"이 곧 왜곡이므로 왜곡도 같은 비율로 준다. 그러나 출력이 포화 한계에 닿으면 그 순간 $A$가 0이 되고, $T$도 0이 된다. 피드백은 잘린 꼭대기를 되살릴 수 없다. 그래서 정밀 증폭기 설계는 "선형 영역 안에서 충분한 루프 이득"과 "충분한 출력 스윙" 두 가지를 함께 요구한다.

루프 이득은 주파수에 따라 준다 위 시뮬레이터의 A는 주파수와 무관하다. 실제 OTA의 루프 이득은 지배 극점 위에서 −20 dB/dec로 줄어든다. AB-1 PGA의 루프 극점이 약 6 kHz이므로 10 kHz의 루프 이득은 직류 97배가 아니라 $97/\sqrt{1+(10/6)^2}$ ≈ 50배다. 고주파 신호일수록 왜곡 억제가 약해진다.

네 가지 피드백 구조와 입출력 저항

지금까지 $x$, $y$를 그냥 "신호"라고 불렀다. 실제 회로에서 신호는 전압이거나 전류다. 출력에서 전압을 재려면 출력 마디에 병렬로 붙고(병렬 감지, shunt sensing), 전류를 재려면 출력 가지에 직렬로 끼운다(직렬 감지). 입력에서 전압끼리 빼려면 입력 고리에 직렬로 넣고(직렬 혼합), 전류끼리 빼려면 입력 마디에 병렬로 붙인다(병렬 혼합). 입력 2가지 × 출력 2가지로 네 가지 구조가 나온다.

구조(입력-출력)	증폭기 종류	입력 저항	출력 저항	예
직렬-병렬(Series-shunt)	전압 증폭기	× (1+T)	÷ (1+T)	비반전 증폭기, 버퍼
병렬-병렬(Shunt-shunt)	트랜스임피던스	÷ (1+T)	÷ (1+T)	반전 증폭기, TIA
직렬-직렬(Series-series)	트랜스컨덕턴스	× (1+T)	× (1+T)	전압-전류 변환기
병렬-직렬(Shunt-series)	전류 증폭기	÷ (1+T)	× (1+T)	캐스코드 조절 미러

규칙은 하나다. 직렬로 붙은 쪽은 저항이 $(1+T)$배 커지고, 병렬로 붙은 쪽은 $(1+T)$배 작아진다. 피드백은 자기가 지키는 양을 이상적인 쪽으로 민다. 출력 전압을 지키면 출력은 이상적 전압원($R_{out}\to 0$)에, 출력 전류를 지키면 이상적 전류원($R_{out}\to\infty$)에 가까워진다. 아래에서 구조를 바꾸고 엔진으로 직접 잰 저항을 보라.

SIMULATOR

직렬은 키우고 병렬은 줄인다: 엔진으로 잰 R_in·R_out

루프 이득 T

피드백 없음피드백(엔진 측정)

증폭기 종류—

R_in 개루프 → 폐루프—

R_out 개루프 → 폐루프—

측정 비율 / 1+T—

해볼 것: ① 직렬-병렬에서 T를 100으로 두면 R_in은 10 kΩ → 약 1 MΩ, R_out은 1 kΩ → 약 10 Ω이다. ② 병렬-직렬로 바꾸면 방향이 정확히 뒤집힌다. ③ T를 1로 내리면 모든 비율이 2배로 줄어든다. (코어: R_i = 10 kΩ, 전압 출력형은 R_o = 1 kΩ의 E 소스, 전류 출력형은 R_o = 100 kΩ의 G 소스. 피드백망은 부하 효과 없는 제어 소스, 전류 감지는 1 Ω 감지 저항. 엔진 동작점 해석에 시험 전원을 넣어 V/I로 잰다.)

실제 피드백망은 저항으로 만들므로 증폭기의 입출력에 부하를 건다. 예컨대 비반전 증폭기의 $R_1 + R_2$는 OTA 출력에 병렬로 붙어 개루프 이득을 깎는다. 정확한 해석은 2포트 모델로 피드백망의 부하를 증폭기 쪽에 흡수시켜 계산하지만, 설계 감각으로는 "피드백망의 임피던스가 증폭기 출력 저항보다 충분히 크게"만 기억하면 된다. 이 효과는 뒤의 AB-1 PGA 시뮬레이터에서 직접 보인다.

반전 증폭기와 가상 접지

연산 증폭기 회로의 두 기본형은 비반전 증폭기와 반전 증폭기다. 비반전형은 입력을 + 단자에 넣고 출력을 $R_1$, $R_2$로 나눠 − 단자로 되돌린다(직렬-병렬). 반전형은 + 단자를 기준 전압에 묶고, 입력을 $R_1$을 거쳐 − 단자에 넣는다(병렬-병렬). 두 회로의 $\beta$는 똑같이 $R_1/(R_1+R_2)$이지만 이득은 다르다.

그림 8-2. 비반전 증폭기와 반전 증폭기. 두 회로 모두 $\beta = R_1/(R_1+R_2)$다. 반전 증폭기의 − 단자는 피드백 때문에 + 단자(접지)와 거의 같은 전위에 묶인다. 실제로 접지에 연결되어 있지 않은데도 접지처럼 보이므로 가상 접지라 부른다.

반전 증폭기의 − 단자 전압은 $v_- = -v_{out}/A$다. $A$가 크면 이 전압은 거의 0이고, 입력 전류 $v_{in}/R_1$은 갈 곳이 $R_2$밖에 없으므로 $v_{out} = -(R_2/R_1)v_{in}$이 된다. 아래 회로도에서 − 단자의 전압 상자와 두 저항을 흐르는 전류 점을 보라. $A$를 낮추면 가상 접지가 무너진다.

SIMULATOR

가상 접지: − 단자는 왜 0 V에 붙어 있나

개루프 이득 A

입력 진폭

회로도의 R₁, R₂, 증폭기, − 단자를 누르면 설명이 여기에 뜬다.

이득 엔진 / −R₂/R₁—

v₋ 최대(가상 접지)—

i_R1 / i_R2 최대—

상태—

해볼 것: ① A = 10⁴에서 v₋는 수십 µV로 입력의 천분의 일 수준이다. 두 저항의 전류 점이 같은 속도로 흐른다. ② A를 100까지 내리면 v₋가 수 mV로 커지고 이득이 −R₂/R₁보다 약 10 % 작아진다. A = 10이면 v₋가 입력의 절반에 가깝다. ③ 이득 40에서 입력을 30 mV 넘게 올리면 출력이 ±1 V에서 잘리고, 그 순간 v₋가 크게 튄다. 가상 접지는 루프가 살아 있을 때만 성립한다. (엔진: 증폭기 = 포화 ±1 V의 비선형 E 소스, R₁ = 10 kΩ, + 단자 접지, 입력 저항 무한대. 사인 한 주기를 동작점 해석 96점으로 푼다.)

$$\frac{v_{out}}{v_{in}} = -\frac{R_2}{R_1}\cdot\frac{T}{1+T},\qquad T = A\frac{R_1}{R_1+R_2},\qquad v_- = -\frac{v_{out}}{A},\qquad R_{in} \approx R_1$$

$R_2/R_1$ = 10, $A$ = 10⁴: $T$ ≈ 909, 이득 ≈ −9.989. 출력 0.5 V에서 $v_-$ ≈ −50 µV. 반전 증폭기의 입력 저항은 − 단자가 가상 접지이므로 $R_1$이다(병렬 혼합으로 − 단자에서 본 저항은 $R_2/(1+A)$ 수준으로 작아진다).

가상 접지 덕분에 반전 증폭기는 여러 입력을 저항으로 모아 더하는 가산기, $R_2$ 대신 커패시터를 둔 적분기, 광다이오드 전류를 전압으로 바꾸는 트랜스임피던스 증폭기로 쉽게 확장된다. 15장의 스위치드 커패시터 회로도 OTA의 가상 접지 위에 전하를 옮기는 원리로 동작한다.

실제 증폭기: AB-1 OTA로 만드는 이득 40

이제 이상적 블록이 아니라 AB-1의 2단 OTA(트랜지스터 8개, 엔진 넷리스트 AN.ota2)를 그대로 써서 비반전 증폭기를 만든다. 피드백 저항 $R_1 = 39R_2$, $R_2$로 $\beta$ = 1/40을 만든다. 엔진으로 세 가지를 잰다. ① 폐루프 AC 응답, ② 루프 이득(− 입력 앞에 시험 전압원을 직렬로 끼우고 되돌아온 신호의 비 $-v_{fb}/v_{-}$를 잰다), ③ 동작점에서 각 트랜지스터가 포화에 있는지.

OTA의 − 입력은 MOSFET 게이트라 전류가 흐르지 않으므로, 그 앞에서 루프를 끊고 시험 신호를 넣으면 부하를 바꾸지 않고 루프 이득을 정확히 잴 수 있다. 아래에서 $R_2$의 크기와 입력 직류 전압을 바꿔 보라.

SIMULATOR

AB-1 PGA: 트랜지스터 OTA로 이득 40을 만들고 루프 이득을 잰다

OTA를 누른다

피드백 저항 R₂ 입력 직류 v_in − V_CM

루프 이득 |T|폐루프 |A_CL|OTA 개루프 |A|1/β

회로도의 OTA를 누르면 M1~M7의 영역과 g_m이 여기에 뜬다.

직류 루프 이득 T₀ (엔진)—

A_CL 엔진 / (1/β)·T/(1+T)—

이득 오차—

f_{−3 dB} 엔진 / GBW·β—

루프 위상 여유 · 출력—

해볼 것: ① 이득 40, R₂ = 50 kΩ에서 T₀ ≈ 91(이상적 A₀β ≈ 97), 이득 오차 약 1 %, 폐루프 대역 약 0.65 MHz를 확인한다. ② R₂를 1 kΩ로 줄이면 R₁ + R₂ = 40 kΩ이 OTA 출력(약 50 kΩ)에 병렬로 붙어 2단 이득이 깎이고, T₀가 약 43으로 반 토막 난다. ③ 입력 직류를 ±20 mV 넘게 밀면 출력이 전원 가까이 가서 M6 또는 M7이 포화를 벗어나고 루프 이득이 무너진다. ④ 이득 10으로 바꾸면 T₀가 커지고 대역이 넓어지지만 위상 여유는 줄어든다. (엔진: AB-1 OTA 트랜지스터 넷리스트, Cc 1 pF, Rz 2 kΩ, CL 2 pF, 시스템적 오프셋은 AN.ota2Open이 찾은 값으로 보정. 개루프 |A|는 부하 없는 AN.ota2Open 결과. 루프 이득은 − 입력 앞 직렬 전압 주입으로 재므로, 수십 MHz 위에서 |T|가 다시 오르는 부분은 M1 게이트 커패시턴스를 지나는 전류가 만드는 측정 한계다.)

엔진 결과는 손 계산과 잘 맞지만 두 군데에서 어긋난다. 첫째, 루프 이득은 이상적인 $A_0\beta$ ≈ 97보다 조금 작다. 피드백 저항이 OTA 출력에 부하를 걸기 때문이다. $R_2$가 작을수록 심하다. 둘째, 폐루프 대역은 GBW·β ≈ 590 kHz보다 약 10 % 넓은 약 0.65 MHz다. 23.5 MHz라는 GBW는 두 번째 극점 때문에 실제 단위 이득 교차가 조금 당겨진 값이고, 저주파에서 본 이득-대역 곱 $A_0 f_p$는 약 25 MHz이기 때문이다. 손 계산은 "어림"이고, 엔진이 그 어림이 어디서 얼마나 틀리는지 알려 준다.

$$T_0 = A_0\beta \approx \frac{3{,}892}{40} \approx 97,\qquad \varepsilon \approx \frac{1}{1+T_0} \approx 1.0\,\%,\qquad f_{-3\,\text{dB}} \approx \frac{\text{GBW}}{40} \approx \frac{23.5\ \text{MHz}}{40} \approx 590\ \text{kHz}$$

$A_0$ = 71.8 dB, GBW = 23.5 MHz는 AN.ota2Open()의 결과. 위상 여유는 이득 40의 루프에서 약 90°로 넉넉하다. 단위 이득 버퍼(β = 1)에서는 같은 OTA의 위상 여유가 약 68°로 줄어든다.

양의 피드백과 루프 지연

되돌아온 신호를 빼지 않고 더하면 폐루프 이득은 $A/(1-A\beta)$가 된다. $A\beta$가 1에 다가가면 이득이 무한대로 커지고, 1을 넘으면 출력은 한쪽 전원으로 달려가 그대로 머문다. 증폭기로는 쓸 수 없지만, 이 "결정을 내리고 붙잡는" 성질은 쓸모가 있다. 래치형 비교기와 메모리 셀(MemoryBook의 센스 앰프)이 그렇고, 그 가장 간단한 예가 슈미트 트리거(Schmitt trigger)다.

잡음이 섞인 느린 신호를 비교기로 판정하면, 신호가 문턱 근처를 지나는 동안 잡음 때문에 출력이 여러 번 뒤집힌다(채터링). 비교기 출력의 일부를 + 입력으로 되돌리면 문턱이 출력 상태에 따라 위아래로 갈라져 히스테리시스(Hysteresis)가 생긴다. 한 번 뒤집힌 출력은 반대 문턱까지 가야 다시 뒤집힌다.

SIMULATOR

슈미트 트리거: 양의 피드백이 채터링을 없앤다

양의 피드백 β₊ 잡음 크기(피크)

입력(사인 + 잡음)출력+ 단자(문턱)

문턱 V_TH+ / V_TH−—

히스테리시스 폭—

출력 전환 횟수(2주기)—

판정—

해볼 것: ① β₊ = 0이면 사인이 0.9 V를 지날 때마다 출력이 여러 번 떨린다(이상적이면 2주기에 4번). ② β₊를 0.05(문턱 ±45 mV)로 올리면 떨림이 줄고, 히스테리시스 폭이 잡음 피크-피크보다 넓어지면 사라진다. ③ 잡음을 0으로 두면 히스테리시스가 판정을 반 주기의 몇 % 늦추는 것도 보인다. (엔진: 비교기 = 이득 100의 tanh E 소스(0~1.8 V), 출력 1 kΩ·5 nF, 기준 0.9 V, + 단자 분압 R_g = 10 kΩ. 과도 해석 1200스텝.)

문턱은 + 단자 분압으로 정해진다. 출력이 $V_{OH}$ = 1.8 V일 때와 $V_{OL}$ = 0 V일 때 + 단자 전압이 다르므로 문턱이 두 개다.

$$V_{TH\pm} = V_{ref} \pm \beta_+\,\frac{V_{OH}-V_{OL}}{2},\qquad \beta_+ = \frac{R_g}{R_g + R_f},\qquad \Delta V_{hys} = \beta_+(V_{OH}-V_{OL})$$

$V_{ref}$ = 0.9 V, $\beta_+$ = 0.05면 문턱 0.945 V / 0.855 V, 폭 90 mV. 폭을 잡음 피크-피크보다 넓게 잡되, 너무 넓으면 판정이 늦어진다.

양의 피드백은 의도할 때만 쓸모가 있다. 문제는 의도하지 않은 양의 피드백이다. 음의 피드백 루프라도 신호가 루프를 도는 데 시간이 걸리면, 어떤 주파수에서는 되돌아온 신호가 반 주기(180°) 늦어져 "빼기"가 "더하기"로 바뀐다. 그 주파수에서 루프 이득이 1보다 크면 루프는 스스로 진동한다. 아래에서 루프 지연을 늘려 보라.

SIMULATOR

루프 지연이 늘면 음의 피드백도 울린다

루프 지연 τ 루프 교차 주파수 f_u

위상 여유—

어림 PM ≈ 90° − 360°·f_uτ—

오버슈트—

상태—

해볼 것: ① τ = 0이면 위상 여유 90°, 계단 응답은 울림 없이 올라간다. ② τ를 10 ns(f_u 10 MHz)로 늘리면 위상 여유가 약 56°로 줄고 오버슈트가 약 12 % 생긴다. ③ τ를 25 ns로 늘리면 위상 여유 약 14°로 오래 울리고, 33 ns쯤을 넘으면 위상 여유가 음수가 되어 발산한다. ④ f_u를 낮추면 같은 지연에서도 다시 안정해진다. 느린 루프가 안전하다. (루프 이득 L(s) = A₀/(1+s/ω_a) × 1/(1+sτ/6)⁶(지연 τ의 근사), A₀ = 10⁴, β = 1. 계단 응답은 AN.closeLoop + AN.response.)

지연이 없으면 단일 극점 루프의 위상은 −90°에서 멈추므로 아무리 루프 이득이 커도 발진하지 않는다. 지연 τ는 교차 주파수 $f_u$에서 $360°\cdot f_u\tau$만큼 위상을 더 깎는다. 실제 증폭기에서 지연 역할을 하는 것은 두 번째·세 번째 극점이다. 7장의 보상 없는 2단 OTA가 단위 이득 버퍼로 묶이면 발진한 것도 같은 이유다. 위상 여유를 얼마나 남겨야 하고, 극점을 어떻게 옮겨 그것을 확보하는지는 10장의 주제다.

TARGET AB-1타깃 파일 · 8장

PGA 이득 40: β = 1/40, 루프 이득 약 97, 이득 오차 약 1 %, 폐루프 대역 약 590 kHz

AB-1의 PGA는 센서 브리지의 ±10 mV를 40배 키워 ±0.4 V로 만든다. 이득을 트랜지스터의 $g_m$·$r_o$에 맡기지 않고, OTA에 $\beta$ = 1/40의 저항 피드백을 건다(직렬-병렬, 비반전형). AN.ota2Open()이 준 AB-1 OTA의 직류 이득 71.8 dB(약 3,890배)와 GBW 23.5 MHz로 손 계산하면 루프 이득 $T_0$ ≈ 3,890/40 ≈ 97(39.8 dB), 이득 오차 $1/(1+T_0)$ ≈ 1.0 %, 폐루프 이득 ≈ 39.6이다. 폐루프 대역은 GBW/40 ≈ 590 kHz로 센서 대역 10 kHz보다 약 60배 넓다. 같은 OTA 트랜지스터 넷리스트를 엔진으로 직접 묶어 보면 출력 0.9 V, $R_2$ = 100 kΩ에서 $T_0$ ≈ 96, 폐루프 이득 39.59, 대역 약 0.65 MHz다. $R_2$를 10 kΩ로 줄이면 피드백 저항의 부하로 $T_0$가 약 86으로 떨어진다.

이 장에서 정한 것PGA 이득은 저항비 39:1로 정한다. 피드백 저항은 OTA 출력 저항보다 충분히 크게(R₂ ≳ 수십 kΩ). 1 %의 고정 이득 오차는 시스템 교정으로 지운다. 10 kHz 대역에는 충분히 빠르다.

아직 남은 문제12비트 절대 정확도라면 루프 이득 약 78 dB, 개루프 이득 약 110 dB가 필요하다. 지금의 루프 이득 약 40 dB는 출력 스윙이 커질 때 r_o가 줄어 이득이 신호마다 변하는 비선형을 얼마나 억제하는가? OTA 자체는 몇 µW, 몇 MHz로 설계되어 있는가?

다음 단계9장에서 AB-1 OTA를 트랜지스터 수준에서 손으로 설계하고 엔진으로 검증한다. 피드백 루프의 위상 여유는 10장.

핵심 정리

음의 피드백의 폐루프 이득은 A/(1+Aβ) = (1/β)·T/(1+T)다. 루프 이득 T = Aβ가 크면 이득은 정확한 수동 소자 비 1/β로 정해진다.
이득 오차는 1/(1+T)이고, A의 상대 변화는 1/(1+T)로 줄어 폐루프에 전달된다(이득 둔감화). N비트 정확도에는 T ≳ 2^N+1, 12비트면 약 78 dB가 필요하다.
단일 극점 증폭기에서 피드백은 이득을 (1+T₀)로 나누고 대역을 (1+T₀)배로 곱한다. 폐루프 대역은 보드 선도에서 |A|와 1/β 선의 교점이다.
피드백은 같은 출력에서 왜곡을 약 1/(1+T)로 줄인다. 그러나 출력이 포화하면 그 순간 T = 0이 되어 소용없다.
직렬로 붙은 쪽의 저항은 (1+T)배 커지고, 병렬로 붙은 쪽은 (1+T)배 작아진다. 전압을 감지하면 출력 저항이 줄고, 전류를 감지하면 커진다.
반전 증폭기의 − 단자는 v_out/A 크기의 가상 접지다. 루프가 살아 있을 때만 성립한다.
AB-1 PGA: β = 1/40, T₀ ≈ 97, 이득 오차 약 1 %, 대역 약 590 kHz(엔진 약 0.65 MHz). 피드백 저항의 부하가 루프 이득을 깎는다.
양의 피드백은 히스테리시스와 래치를 만든다. 음의 피드백도 루프 지연이 180°를 만들면 진동한다.

확인 퀴즈

1. 개루프 이득 A = 1,000인 증폭기에 β = 0.1의 음의 피드백을 걸었다. 폐루프 이득에 가장 가까운 것은?

T = Aβ = 100. A_CL = A/(1+T) = 1000/101 ≈ 9.90. 1/β = 10보다 1/(1+T) ≈ 1 % 작다. 9.09는 T = 10일 때의 값이다.

2. 폐루프 이득 40의 증폭기로 이득 오차를 12비트의 ½ LSB(약 0.012 %) 아래로 만들려면 개루프 직류 이득이 대략 얼마여야 하는가?

T ≥ 2¹³ ≈ 8,192(78.3 dB). A₀ = T/β = 8,192 × 40 ≈ 3.3×10⁵, 즉 78.3 + 32.0 ≈ 110 dB. 78 dB는 필요한 루프 이득이지 개루프 이득이 아니다.

3. GBW 23.5 MHz인 단일 극점 OTA로 이득 40의 비반전 증폭기를 만들었다. 폐루프 −3 dB 대역에 가장 가까운 것은?

폐루프 대역 ≈ β·GBW = 23.5 MHz/40 ≈ 588 kHz. 피드백이 이득을 40으로 줄인 만큼 대역이 넓어졌다. 6 kHz는 개루프 극점이다.

4. 출력 전압을 감지해 입력에 직렬로 되돌리는(직렬-병렬) 피드백을 루프 이득 T로 걸었다. 입력·출력 저항은 어떻게 변하는가?

입력에서 직렬로 혼합하면 입력 저항이 (1+T)배 커지고, 출력 전압을 병렬로 감지하면 출력 저항이 (1+T)배 작아진다. 이상적 전압 증폭기(R_in → ∞, R_out → 0)에 가까워진다.

5. 반전 증폭기의 − 단자가 "가상 접지"라는 말이 깨지는 경우는?

v₋ = −v_out/A이므로 A가 클 때만 v₋ ≈ v₊다. 출력이 포화하면 A가 사실상 0이 되어 루프가 끊기고, − 단자는 입력을 따라 움직인다. + 단자를 0.9 V에 묶으면 가상 접지가 0.9 V로 옮겨 갈 뿐이다.

이득을 내주고 정확도를 산다

A를 만 배 바꿔도 폐루프 이득은 1/β 근처에 머문다

이득 오차와 루프 이득: 몇 비트까지 믿을 수 있나

"12비트에는 루프 이득 몇 dB?" 계산기

대역폭 확장: 이득과 대역의 맞바꿈

1/β 선을 끌면 대역은 교점을 따라 움직인다

비선형성 감소: 왜곡도 1/(1+T)로 준다

같은 출력, 다른 왜곡: 피드백 유무의 THD

네 가지 피드백 구조와 입출력 저항

직렬은 키우고 병렬은 줄인다: 엔진으로 잰 Rin·Rout

반전 증폭기와 가상 접지

가상 접지: − 단자는 왜 0 V에 붙어 있나

실제 증폭기: AB-1 OTA로 만드는 이득 40

AB-1 PGA: 트랜지스터 OTA로 이득 40을 만들고 루프 이득을 잰다

양의 피드백과 루프 지연

슈미트 트리거: 양의 피드백이 채터링을 없앤다

루프 지연이 늘면 음의 피드백도 울린다

PGA 이득 40: β = 1/40, 루프 이득 약 97, 이득 오차 약 1 %, 폐루프 대역 약 590 kHz

핵심 정리

확인 퀴즈

직렬은 키우고 병렬은 줄인다: 엔진으로 잰 R_in·R_out