전류 미러와 바이어스

전류를 복사한다

저항 하나와 전원으로 전류를 만들면 전원이 흔들릴 때마다 전류도 흔들린다. 칩 안의 여러 블록이 각자 저항으로 전류를 만들면 블록마다 공정 산포도 따로 탄다. 그래서 아날로그 칩은 정확한 기준 전류 하나를 만들고, 그것을 필요한 곳마다 복사한다. 복사기가 전류 미러(Current Mirror)다.

원리는 두 단계다. 먼저 게이트와 드레인을 묶은 다이오드 연결(Diode-connected) 소자 M1에 기준 전류 \(I_{REF}\)를 흘린다. M1은 그 전류가 흐르도록 스스로 \(V_{GS}\)를 정한다(전류 → 전압). 그 게이트 전압을 같은 크기의 M2가 받으면, M2는 같은 \(V_{GS}\)에서 같은 전류를 흘린다(전압 → 전류). 두 소자의 \(V_{TH}\)와 \(\mu C_{ox}\)는 같은 칩 안에서 거의 같으므로, 공정이 어떻게 흔들려도 비율은 지켜진다.

아래 회로는 AB180의 NMOS 4/1 µm 두 개로 만든 단순 미러다. \(I_{REF}\)를 끌면 두 가지의 전류 점이 함께 빨라지고, 오른쪽 그래프에서 ① \(I_{REF}\)가 M1 곡선 위에서 \(V_{GS}\)를 정하고 ② 그 \(V_{GS}\)가 M2 곡선에서 \(I_{OUT}\)이 되는 과정을 볼 수 있다. VOUT을 내리면 M2가 선형 영역으로 빠져 복사가 무너진다.

복사는 \(V_{OUT}\)이 \(V_{GS}\)와 같을 때 가장 정확하다. 두 소자의 \(V_{DS}\)까지 같으면 모든 조건이 같기 때문이다. \(V_{OUT}\)이 \(V_{GS}\)보다 높으면 채널 길이 변조 때문에 M2가 조금 더, 낮으면 조금 덜 흘린다. 포화 영역에서 두 전류의 비는 다음과 같다.

손 계산 \(V_{OV} = \sqrt{2I/(\mu_n C_{ox} W/L)} = \sqrt{2\cdot 20\,\mu\text{A}/(280\,\mu\text{A/V}^2\cdot 4)}\) ≈ 0.19 V는 엔진의 0.18 V와 거의 같다(차이는 \(1+\lambda V_{DS}\) 항). 미러의 바닥에는 늘 이 \(V_{OV}\)가 깔려 있다. 출력이 \(V_{OV}\)보다 내려가면 M2가 더 이상 전류원이 아니다.

비율: 1:4는 단위 소자 네 개로 만든다

미러는 1:1만 하지 않는다. 출력 소자의 W를 N배로 하면 전류도 N배가 된다. 그런데 실제 레이아웃에서는 W를 그냥 4배로 그리지 않는다. 가장자리 효과(실제 폭이 그린 폭보다 \(\Delta W\)만큼 줄어드는 것)와 모서리 응력 때문에, 폭이 다른 소자의 비율은 정확히 4가 되지 않는다. 대신 똑같은 단위 소자를 여러 개 병렬로 놓는다. 1:4 미러는 단위 소자 1개 대 4개(또는 2개 대 8개)다. 회로도에는 \(m = 4\)(Multiplier)라고 적는다.

단위 소자를 쓰면 다음 문제가 생긴다. 웨이퍼 위에서 문턱 전압은 위치에 따라 조금씩 기운다(산화막 두께·도핑 기울기, 온도 기울기). 기준 소자를 한쪽 끝에, 출력 소자를 다른 쪽에 몰아 두면 두 무리가 서로 다른 \(V_{TH}\)를 보게 된다. 두 무리의 중심을 같은 자리에 두는 공통 중심 배치(Common-centroid)를 쓰면 1차 기울기가 서로 지워진다.

몰아 배치에서 오차가 생기는 이유는 간단하다. 기준 소자들이 본 평균 \(V_{TH}\)와 출력 소자들이 본 평균 \(V_{TH}\)가 다르고, 그 차이 \(\Delta V_{TH}\)가 전류에서 \(2\Delta V_{TH}/V_{OV}\)로 증폭된다(5절에서 다시 본다). 1 mV 차이도 \(V_{OV}\) = 0.18 V에서 약 1.1%다. 양 끝의 더미(Dummy) 소자는 전기적으로 쓰지 않지만, 가장 바깥 단위 소자도 안쪽과 같은 이웃을 보게 해서 식각·응력 차이를 막는다.

출력 곡선: 순응 전압과 출력 저항

전류원이라면 출력 전압이 어떻든 같은 전류를 흘려야 한다. 실제 미러 출력은 두 가지 이유로 이상에서 벗어난다. 출력 전압이 너무 낮으면 M2가 선형 영역으로 빠져 전류가 줄어든다. 이 경계가 순응 전압(Compliance Voltage)이고, 단순 미러에서는 \(V_{OUT,min} = V_{OV}\)다. 그 위에서는 전류가 일정하지 않고 기울기 \(1/r_o\)로 조금씩 오른다.

아래는 엔진으로 VOUT을 0에서 1.8 V까지 스윕한 출력 곡선이다. 그래프를 끌어 커서를 옮기면 그 점의 비율 오차와 접선(기울기 \(1/r_o\))이 나온다. L을 0.5 µm로 줄이면(같은 W/L) 곡선이 눈에 띄게 기울고, 2 µm로 늘리면 평평해진다.

곡선의 기울기는 손 계산과 잘 맞는다. \(r_o = 1/(\lambda I_D)\) = 1/(0.08 V⁻¹ × 20 µA) ≈ 625 kΩ이고, 엔진은 약 0.66 MΩ를 준다. 출력 저항이 유한하면 미러가 증폭기의 부하일 때 이득을 깎고(4장), 바이어스 전류일 때는 출력 전압에 따라 전류가 바뀐다. 비율 오차를 줄이는 방법은 두 가지다. L을 키워 λ를 줄이거나, 출력 쪽 \(V_{DS}\)를 기준 쪽과 같게 맞춘다. 다음 절의 캐스코드는 둘째 방법을 회로로 한다.

캐스코드 미러와 광폭 스윙 미러

M2 위에 트랜지스터 하나를 더 쌓아 M2의 드레인 전압을 붙잡으면, 출력 전압이 움직여도 M2의 \(V_{DS}\)는 거의 변하지 않는다. 이것이 캐스코드 미러(Cascode Mirror)다. 위 소자 M4가 자기 \(g_m r_o\)만큼 아래 소자의 \(r_o\)를 키워 출력 저항이 약 \(g_m r_o^2\)가 된다. 기준 쪽에도 똑같이 쌓으면(M3) M2의 \(V_{DS}\)가 M1의 \(V_{DS}\)와 같아져 λ 오차까지 사라진다.

값은 헤드룸이다. 기준 쪽 두 다이오드가 M4 게이트를 \(2V_{GS}\)에 두므로 M2의 드레인은 \(V_{GS}\)에 있고, M4가 포화를 유지하려면 출력이 \(V_{GS} + V_{OV} = V_{TH} + 2V_{OV}\) 위에 있어야 한다. 1.8 V 전원에서 0.8 V 가까이를 미러 하나가 먹는다. 광폭 스윙 캐스코드(Wide-swing Cascode)는 캐스코드 게이트를 따로 만든 \(V_b \approx V_{TH} + 2V_{OV}\)로 낮춰, M2의 \(V_{DS}\)를 \(V_{OV}\) 정도로만 남긴다. 순응 전압이 \(2V_{OV}\) ≈ 0.4 V로 내려간다.

세 미러를 같은 \(I_{REF}\) = 20 µA, 같은 4/1 µm 소자로 엔진에 넣고 VOUT을 스윕해 겹쳐 본다. 회로도 위의 마디 전압은 커서 위치의 동작점이다. 커서를 0.3~0.8 V 사이에서 움직이며 어느 미러의 어느 소자가 먼저 포화를 잃는지 본다.

단순 미러의 \(R_{out}\)은 약 0.66 MΩ, 캐스코드는 그 100배가 넘는다. 손 계산 \(g_m r_o^2\) ≈ 203 µS × (0.66 MΩ)² ≈ 88 MΩ와 같은 자릿수다(엔진 값이 조금 큰 것은 몸체 효과의 \(g_{mb}\)가 위 소자의 증폭을 돕기 때문이다). 광폭 스윙은 순응 전압을 절반 가까이 내리지만, 출력 저항은 캐스코드의 1/5 정도(약 20 MΩ)로 줄어든다. 여전히 단순 미러의 30배다. M2의 \(V_{DS}\)가 포화 경계 바로 위에 있어 \(r_{o2}\)가 작아진 탓이고, \(V_b\)를 조금 올리면(W/9~W/10 다이오드) 순응 전압 0.5 V 남짓에서 출력 저항을 대부분 되찾는다. 다만 M2의 \(V_{DS}\)(≈ 0.25 V)가 M1의 \(V_{DS}\)와 같도록 기준 쪽에도 캐스코드 M3를 두어야 λ 오차가 남지 않는다. 그림에서 M1 게이트를 M3 드레인에 묶은 이유다.

부정합: 큰 V_OV가 정확하다

같은 크기로 그린 두 트랜지스터도 실제로는 \(V_{TH}\)와 \(\beta = \mu C_{ox}W/L\)가 조금씩 다르다. 원자 단위 도펀트 개수의 요동이 원인이고, 크기는 펠그롬 법칙 \(\sigma(\Delta V_{TH}) = A_{VT}/\sqrt{WL}\)을 따른다(AB180 NMOS \(A_{VT}\) = 5 mV·µm). 미러에서 문턱 전압 차이는 전류 차이로 바뀌는데, 그 이득이 \(g_m/I_D = 2/V_{OV}\)다.

같은 면적에서 \(V_{OV}\)를 키우면(W/L을 줄이면) 정합이 좋아진다. 대신 미러의 순응 전압 \(V_{OV}\)가 커져 헤드룸을 먹는다. 입력 쌍은 반대로 \(g_m/I_D\)를 크게(작은 \(V_{OV}\)) 쓰는 것과 대조된다(3장에서 전류원은 gm/ID ≈ 10으로 정했다). 아래에서 면적을 고정하고 \(V_{OV}\)를 바꾸며 표본을 쌓아 본다.

오른쪽 그래프의 실선은 손 계산 \(\sigma \approx \sqrt{(2\sigma_{VT}/V_{OV})^2 + \sigma_\beta^2}\)이고 점은 엔진 표본이다. \(V_{OV}\)가 0.1 V 아래로 내려가면 소자가 약반전에 들어가 \(g_m/I_D\)가 \(2/V_{OV}\)처럼 커지지 않으므로 손 계산이 비관적이 된다. 큰 \(V_{OV}\)에서는 \(\Delta\beta/\beta\) 항이 바닥을 정한다. 정밀 미러의 실무 처방은 단순하다. 전류원은 \(V_{OV}\) 0.2~0.3 V, 면적은 필요한 σ에서 거꾸로 정하고, 공통 중심으로 배치한다.

PMOS 미러와 칩 바이어스 분배

NMOS 미러는 전류를 끌어내리고(Sink), PMOS 미러는 전원에서 밀어낸다(Source). 회로는 위아래를 뒤집었을 뿐이다. PMOS의 \(\mu_p C_{ox}\)는 70 µA/V²로 NMOS의 1/4이므로 같은 전류·같은 \(V_{OV}\)에는 W가 4배 필요하다. 칩 바이어스는 이 둘을 엮어 만든다. 기준 전류 하나를 NMOS 다이오드로 받고, PMOS 미러로 뒤집어 여러 갈래로 나누고, 각 블록 근처의 NMOS 다이오드에서 다시 받는다.

왜 전류로 보내는가를 엔진으로 확인한다. 주 바이어스에서 멀리 떨어진 블록의 접지는 다른 블록 전류 때문에 \(\Delta V\)만큼 떠 있다. 게이트 전압을 그대로 보내면 원격 미러의 \(V_{GS}\)가 \(\Delta V\)만큼 작아지고, 전류는 \(g_m\Delta V/I = 2\Delta V/V_{OV}\)만큼 줄어든다. 10 mV면 약 10%다.

전류 분배에서는 원격 다이오드와 원격 미러가 같은 접지를 보므로 \(\Delta V\)가 양쪽에 똑같이 더해져 지워진다. 남는 것은 PMOS 미러 자신의 λ 오차뿐이다. 긴 배선을 지나는 것이 높은 임피던스의 전류이므로 잡음 결합에는 약해질 수 있어, 원격 다이오드 게이트에 작은 커패시터를 다는 것이 보통이다.

기준 전류는 어디서 오는가

지금까지는 \(I_{REF}\)를 이상적인 전류원으로 두었다. 가장 간단한 기준은 저항 하나와 다이오드 연결 NMOS다. \(I = (V_{DD} - V_{GS})/R\)이므로 전원이 10% 흔들리면 전류는 그보다 더 크게 흔들린다(\(V_{GS}\)는 거의 고정이므로 분자가 \(V_{DD}\)에 비례해 움직인다). 전원과 무관한 전류가 필요하다.

해법은 회로가 자기 전류를 스스로 정하게 하는 것이다. β-multiplier(Constant-gm Bias)는 PMOS 미러로 두 가지 전류를 같게 묶고, NMOS 쪽은 \(K\)배 큰 M2의 소스에 저항 \(R_S\)를 단다. 두 가지 전류가 같으려면 \(V_{GS1} = V_{GS2} + IR_S\)가 되어야 하고, 이것을 만족하는 전류는 \(V_{DD}\)와 상관없이 소자와 저항만으로 정해진다.

두 기준을 같은 20 µA에 맞춘 뒤 전원과 온도를 흔들어 비교한다. x축 위를 끌면 커서가 움직인다.

β-multiplier가 전원에 완전히 무관하지 않은 것은 PMOS 미러의 λ 때문이다. 두 PMOS의 \(V_{SD}\)가 다르고, 전원이 오를수록 그 차이가 커진다. 미러에 캐스코드를 쌓으면 더 줄어든다. 온도에는 둔하지 않다. 전류가 \(1/\mu_n\)에 비례하는데 이동도가 온도에 따라 떨어지므로 전류가 오른다. 대신 \(g_m\)이 \(1/R_S\)로 고정되므로, 이 전류로 바이어스한 증폭기의 이득·대역은 온도에 둔해진다. 온도에 둔한 전압이 필요하면 13장의 밴드갭으로 간다.

두 개의 해와 스타트업

스스로 전류를 정하는 회로에는 함정이 있다. 모든 트랜지스터가 꺼져 전류가 0인 상태도 회로 방정식을 만족한다. M1에 전류가 없으면 PMOS 게이트가 \(V_{DD}\)에 붙고, PMOS가 꺼져 있으니 M1에 전류가 들어올 길이 없다. 고리를 끊고 "M1에 \(I_1\)을 넣으면 M2가 얼마를 흘리는가"를 그리면 두 곡선(\(I_2 = f(I_1)\)과 미러가 강제하는 \(I_2 = I_1\))의 교점이 해다.

그래프에서 약반전 구간의 \(f(I_1)\)은 직선 위에 있다. 같은 \(V_{GS}\)에서 \(K\)배 큰 M2가 \(K\)배 흘리기 때문이다. 이 구간에서는 고리 이득이 1보다 커서 전류가 저절로 자라고, 강반전에서 \(R_S\)의 되먹임이 커지며 직선 아래로 내려가 원하는 교점에서 멈춘다. 문제는 맨 아래다. 누설이 조금이라도 전류를 빼가면 곡선이 다시 직선 아래로 내려가 pA 근처에 안정한 교점이 하나 더 생긴다. 실제 칩에서는 전원이 천천히 오르거나 누설이 많은 고온에서 이 상태에 갇힐 수 있다.

스타트업 회로(Start-up Circuit)는 이 상태를 감지해 전류를 밀어 넣고, 정상 동작에 들어가면 스스로 꺼진다. 여기서는 마디 a 전압을 보는 인버터(긴 PMOS 풀업 + NMOS)가 a가 낮을 때 MS3를 켜 PMOS 게이트를 끌어내리고 M1에 전류를 넣는다. a가 0.65 V로 오르면 인버터 출력이 내려가 MS3는 꺼지고 정상 해에 영향을 주지 않는다. 모든 자기 바이어스 회로(β-multiplier, 밴드갭)에는 스타트업이 들어가고, 시뮬레이션에서는 반드시 전원 램프로 두 해를 모두 확인한다.

AB-1의 바이어스 가지

AB-1의 2단 OTA(AN.AB1.ota)는 이 장의 미러를 그대로 쓴다. 바깥에서 들어오는 기준 20 µA를 다이오드 M8(4/1 µm)이 받고, 같은 게이트 전압으로 M5(4/1 µm, 1:1)가 1단 꼬리 전류 20 µA를, M7(16/1 µm, 1:4)이 2단 전류 80 µA를 만든다. 문제는 세 소자의 \(V_{DS}\)가 다르다는 것이다. M8은 \(V_{GS}\) ≈ 0.63 V, M5의 드레인(꼬리 마디)은 약 0.32 V, M7의 드레인(출력)은 약 1.1 V다.