Chapter 16

다음 세대 도핑

지금까지의 이야기는 평평한 웨이퍼 위의 평면 트랜지스터였다. 이온은 위에서 내려오고, 분포는 깊이 방향 한 축으로 그리면 충분했다. 그런데 트랜지스터가 세워졌다. FinFET은 얇은 실리콘 지느러미(핀)의 양 옆면을 채널로 쓰고, GAA(게이트 올 어라운드) 나노시트는 여러 장의 얇은 판을 게이트가 둘러싼다. 도핑해야 할 면이 위가 아니라 옆에, 그리고 다른 구조의 그늘에 있다. 이 장은 빔이 잘 닿지 않는 곳을 도핑하는 방법들을 본다. 3차원 소자의 구조와 공정 흐름은 ProcessBook 첨단 소자 공정 장에 있다.

핀 옆면에 빔 주입으로 넣을 수 있는 도즈가 틸트와 이웃 핀의 그림자에 묶이는 이유를 계산한다.
플라스마 도핑이 등각 도핑에 유리한 이유와 한계를 안다.
소스·드레인을 도핑된 에피로 키우고 확산으로 익스텐션을 만드는 방식을 이해한다.
저온·고온 주입, 분자·클러스터 이온, 단분자층 도핑 같은 대안의 목적을 구분한다.

핀의 옆면을 도핑하기

FinFET의 소스·드레인 익스텐션은 핀의 꼭대기뿐 아니라 양 옆면에도 고르게 들어가야 한다. 채널이 옆면에 있기 때문이다. 수직으로 내려오는 빔은 꼭대기에는 잘 넣지만 옆면에는 거의 넣지 못한다. 그래서 웨이퍼를 기울여 옆면을 겨냥한다. 기울인 빔이 수직 옆면에 넣는 면 도즈는 \(\Phi\sin\theta\), 꼭대기에는 \(\Phi\cos\theta\)다. 옆면을 꼭대기만큼 넣으려면 45°가 필요하다.

그런데 핀은 촘촘하게 늘어서 있다. 기울인 빔은 이웃 핀에 가려 옆면의 아래쪽에 닿지 못한다. 옆면에서 빔이 닿는 깊이는 대략 (핀 사이 간격) ÷ tan θ다. 틸트를 키우면 옆면 도즈는 늘지만 닿는 깊이가 짧아진다. 아래에서 빔 주입과 플라스마 도핑을 비교한다.

SIMULATOR

핀 등각 도핑: 빔 주입과 플라스마 도핑

틸트 (빔) 핀 피치 핀 높이

꼭대기 도즈 (상대)—

옆면 평균 ÷ 꼭대기—

옆면 아래쪽 ÷ 위쪽—

빔이 닿는 옆면 깊이—

해볼 것: ① 빔 20°, 피치 40 nm, 높이 45 nm. 빔은 옆면 바닥까지 닿지만 옆면 도즈는 꼭대기의 5분의 1 남짓이다(각 옆면은 한 방향의 빔만 받는다). ② 틸트를 45°로 올린다. 옆면 도즈는 꼭대기의 3분의 1을 넘지만, 이웃 핀의 그림자로 옆면 아래쪽 약 13 nm에는 닿지 않는다. ③ 피치를 30 nm로 좁힌다. 그림자가 옆면의 절반을 넘게 덮는다. 촘촘할수록 빔으로는 어렵다. ④ 플라스마 도핑으로 바꾼다. 이온이 여러 각도에서 들어오고 표면에 쌓인 도펀트 막에서도 들어가 옆면 아래까지 닿는다. 옆면 ÷ 꼭대기가 빔 주입보다 높고 위아래 차이가 작다.

2차원 단면 기하. 빔 주입은 +θ와 −θ를 반씩 넣는 직선 빔(이웃 핀에 의한 그림자만 계산, 산란·재스퍼터 없음). 플라스마 도핑은 입사각이 넓게 퍼진 이온(가우시안 σ 35°)에 방향이 없는 표면 퇴적 몫(50%)을 더한 교육용 근사다. 실제 등각성은 플라스마 조건, 바이어스, 퇴적·식각 균형에 크게 좌우된다.

시뮬레이터가 보여 주듯 빔 주입으로 촘촘한 핀의 옆면 전체를 고르게 넣는 것은 기하학적으로 어렵다. 플라스마 도핑은 이온이 넓은 각도로 들어오고 표면에 도펀트를 머금은 얇은 막이 쌓였다가 다음 이온에 의해 밀려 들어가는 몫이 있어 옆면 아래까지 닿는다. 대신 도즈를 전하로 정확히 셀 수 없고, 막이 쌓이고 깎이는 균형을 맞춰야 한다(7장). 핀이 아주 얇으면 이온 주입의 손상 자체가 문제가 된다. 폭 수 nm의 핀이 비정질이 되면 아래 씨앗 결정이 좁아 다시 결정이 되기 어렵고, 쌍정 같은 결함이 남는다.

인시추 도핑 에피: 주입 대신 키우기

또 다른 길은 도펀트를 넣는 대신 처음부터 도핑된 결정을 키우는 것이다. 소스·드레인 자리의 실리콘을 파내고, 그 자리에 붕소를 섞은 SiGe(pMOS)나 인을 섞은 Si(nMOS)를 에피택시로 키운다. 성장 중에 도펀트 원료 기체(B₂H₆, PH₃ 등)를 함께 흘리므로 이것을 인시추 도핑(In-situ doping)이라 한다. 결정이 자라는 그 자리에 도펀트가 들어가므로 손상이 없고, 고용 한계를 넘는 높은 농도(10²⁰대 후반~10²¹ cm⁻³)를 활성 상태로 얻을 수 있다. SiGe는 채널에 압축 응력을 주어 정공 이동도도 높인다.

그러면 익스텐션은 어떻게 만들까. 에피 소스·드레인에서 게이트 아래 채널 쪽으로 도펀트가 옆으로 확산해 들어가게 한다. 활성화 어닐의 열 예산이 곧 익스텐션의 길이다. 너무 적으면 게이트 가장자리까지 닿지 않아 저항이 커지고, 너무 많으면 채널로 깊이 들어가 단채널 효과가 커진다. 아래에서 스페이서 폭과 어닐을 바꿔 본다.

SIMULATOR

에피 소스·드레인에서 옆으로 퍼지는 익스텐션

스파이크 최고 온도 게이트 가장자리까지 거리 (스페이서) 에피 붕소 농도

게이트 가장자리 농도—

게이트 아래로 들어간 길이 (10¹⁹ 기준)—

열 예산 √(2Dt)—

해볼 것: ① 1000 °C, 거리 6 nm. 붕소가 게이트 가장자리에 10¹⁹대로 닿는다. ② 거리를 12 nm로 넓힌다(두꺼운 스페이서). 게이트 가장자리 농도가 크게 떨어져 저항이 커진다. ③ 온도를 1075 °C로 올린다. 가장자리 농도는 오르지만 게이트 아래로 깊이 들어가 채널을 짧게 만든다. ④ 에피 농도를 올리면 같은 열 예산에서도 앞쪽이 가파르게 더 멀리 간다(농도 의존 확산).

에피 영역(왼쪽 30 nm)의 일정한 붕소가 오른쪽 채널로 옆 방향 1차원 확산한다고 놓았다(11~12장의 확산 모델, 실리콘 확산 계수). 실제로는 SiGe 안에서 붕소가 더 느리게 확산하고, 계면·응력·결정 방향 효과가 있다. 2차원 형상은 넣지 않았다.

GAA 나노시트에서는 이 방식이 더 중요해진다. 소스·드레인 에피는 시트들의 옆면에서 자라 나오고, 시트 사이의 안쪽 스페이서가 게이트와 에피 사이를 가른다. 시트마다 같은 길이로 도펀트가 들어가야 하므로 확산 거리의 균일도가 문제다.

그 밖의 길들

저온 주입. 웨이퍼를 영하로 식혀 주입하면 동적 회복이 줄어 적은 도즈로 매끈한 비정질층이 생기고(10장), 재성장 뒤 EOR 결함이 줄며 활성화가 좋아진다는 보고가 있다.
고온 주입. 반대로 웨이퍼를 수백 °C로 데워 주입하면 비정질이 생기지 않는다. 얇은 핀처럼 비정질이 되면 다시 결정이 되기 어려운 구조, 그리고 탄화규소(SiC) 같은 전력 반도체에서 쓴다.
분자·클러스터 이온. 붕소 여러 개를 품은 큰 분자 이온은 원자 하나당 에너지가 작아 저에너지 주입을 높은 이온 에너지로 할 수 있고, 한 번에 여러 원자를 넣어 생산성이 좋으며, 스스로 표면을 비정질로 만든다(5장).
단분자층 도핑. 도펀트를 품은 분자를 표면에 한 층 붙이고 덮개막을 씌운 뒤 어닐로 확산시킨다. 손상이 없고 3차원 표면에 고르게 붙는다. 도즈 조절 폭이 좁다.
레이저 도핑·용융. 표면을 순간적으로 녹여 도펀트를 상자 모양으로 넣는다(11장). 3차원 구조에서는 녹는 모양을 제어하기 어렵다.

도핑이 사라지는 채널나노시트와 핀의 채널은 너무 얇아 도펀트 몇 개의 무작위 위치가 소자마다 문턱 전압을 흔든다(1장의 정육면체). 그래서 최신 소자의 채널은 거의 도핑하지 않고, 문턱 전압은 게이트 금속의 일함수로 맞춘다. 도핑의 일은 소스·드레인과 그 접촉, 그리고 웰과 분리로 옮겨 갔다. 무작위 도펀트 요동의 시뮬레이션은 TCADBook 변동성과 3D 소자에 있다.

타깃 파일

TARGET DB-20타깃 파일 · 16장 · 마지막

DB-20을 핀으로 옮긴다면

평면 DB-20의 여정을 정리하면 이렇다. BF₃에서 뽑은 ¹¹B⁺를 30 kV로 추출해 0.166 T 자석으로 고르고(3~4장), 5 keV로 운송해 웨이퍼 앞에서 0.5 keV로 감속했다(5장). 10¹⁵ cm⁻²를 패러데이 컵으로 세었다(6장). 붕소는 표면 3 nm 근처에 멈추지만(8장) 결정의 통로로 새는 꼬리가 있어(9장) 저마늄 PAI로 표면 16 nm를 비정질로 만들었다(10장). 플래시 1300 °C로 재성장과 활성화를 한 번에 하고(11장), 탄소로 TED를 줄여(12장) x_j 약 14 nm, R_s 약 290 Ω/□를 얻었다(13장). 저에너지 SIMS와 4점 탐침으로 확인하고(14장), 에너지 오염 0.1% 이하를 감시한다(15장).

같은 익스텐션을 핀 피치 40 nm, 높이 45 nm의 FinFET에 넣는다면 사정이 다르다. 위 시뮬레이터로 빔 주입 20°에서는 옆면 평균 도즈가 꼭대기의 5분의 1 남짓이고, 45°로 올리면 3분의 1을 넘지만 옆면 아래쪽 3분의 1이 그림자에 든다. 그래서 두 갈래가 남는다. 플라스마 도핑으로 옆면까지 넣거나, 소스·드레인을 붕소 도핑 SiGe 에피로 키우고 활성화 어닐로 게이트 가장자리까지 확산시키는 것이다. 후자에서는 "얼마나 얕게 넣느냐"가 "얼마나 정확히 퍼뜨리느냐"로 바뀐다. 열 예산과 활성화의 줄다리기(13장)는 그대로 남는다.

이 책에서 정한 것평면 DB-20: Ge PAI + C + ¹¹B⁺ 0.5 keV 10¹⁵ + 플래시 1300 °C → x_j ≈ 14 nm, R_s ≈ 290 Ω/□(모델).

남은 문제3차원 구조의 등각 도핑, 에피 확산 길이의 균일도, 채널 도핑의 소멸.

더 읽을 곳17장 용어집과 종합 퀴즈, 그리고 ProcessBook·DeviceBook·TCADBook.

핵심 정리

기울인 빔의 옆면 도즈는 Φ sin θ, 꼭대기는 Φ cos θ. 촘촘한 핀에서는 이웃 핀의 그림자 때문에 옆면 아래쪽에 닿지 못한다(닿는 깊이 ≈ 간격 ÷ tan θ).
플라스마 도핑은 넓은 입사각과 표면 퇴적 몫으로 등각성이 좋지만 도즈 계량과 퇴적·식각 균형이 숙제다.
인시추 도핑 에피는 손상 없이 고농도 활성 소스·드레인을 만들고, 익스텐션은 어닐 확산으로 게이트 가장자리까지 잇는다. 열 예산이 곧 익스텐션 길이다.
저온 주입(매끈한 비정질, 적은 EOR), 고온 주입(비정질 방지), 클러스터 이온, 단분자층 도핑이 대안이다.
최신 채널은 거의 도핑하지 않고 일함수로 문턱 전압을 맞춘다. 도핑의 일은 소스·드레인과 접촉으로 옮겨 갔다.

확인 퀴즈

틸트 30°의 빔이 수직 옆면에 넣는 면 도즈는 꼭대기에 넣는 도즈의 몇 배인가?

옆면 Φ sin 30° = 0.5Φ, 꼭대기 Φ cos 30° ≈ 0.87Φ. 비는 tan 30° ≈ 0.58.

핀 사이 간격 20 nm, 틸트 30°이면 빔이 옆면에 닿는 깊이는 대략?

간격 ÷ tan θ = 20 / 0.577 ≈ 35 nm. 핀 높이가 그보다 크면 아래쪽은 그림자다.

인시추 도핑 에피 소스·드레인에서 익스텐션의 길이를 주로 정하는 것은?

도펀트가 에피에서 게이트 쪽으로 확산해 들어가는 거리가 익스텐션이다. 스페이서가 출발점을, 열 예산이 거리를 정한다.

매우 얇은 핀에 고에너지·고도즈 주입을 피하거나 고온 주입을 쓰는 이유는?

재성장의 씨앗 결정이 좁으면 쌍정 같은 결함이 남는다. 고온 주입은 비정질화를 막는다.