Chapter 01

도핑이란

반도체 공장에서 가장 많이 반복되는 공정 가운데 하나가 도핑이다. 로직 칩 한 장을 만드는 동안 이온 주입만 수십 번을 거친다. 그런데 넣는 양은 놀랄 만큼 적다. 실리콘 원자 백만 개 가운데 하나, 많아야 백 개 가운데 하나를 다른 원자로 바꿀 뿐이다. 그 작은 차이가 전기가 거의 통하지 않는 결정을 도선만큼 잘 통하는 물질로 바꾸고, 트랜지스터의 스위치를 만든다. 이 장은 도핑이 무엇을 바꾸는지, 그리고 이 책 전체에서 쓰는 농도의 감각을 잡는다.

순수한 실리콘에 캐리어가 왜 거의 없는지, 진성 캐리어 농도 $n_i$로 설명한다.
주개(도너)와 받개(억셉터)가 각각 전자와 정공을 내놓는 원리를 결합 그림으로 이해한다.
질량 작용 법칙 $np = n_i^2$으로 n형·p형 반도체의 다수·소수 캐리어 농도를 계산한다.
10¹⁴~10²¹ cm⁻³의 농도가 "원자 몇 개 중 하나", "도펀트 사이 거리", "비저항"으로 각각 무엇을 뜻하는지 감각을 잡는다.
면 농도인 도즈(cm⁻²)와 부피 농도(cm⁻³)를 오가는 어림셈을 한다.

순수한 실리콘은 거의 절연체다

실리콘 원자는 바깥 껍질에 전자가 네 개 있고, 결정 속에서 이웃 네 개와 전자를 하나씩 나눠 가져 공유 결합을 이룬다. 모든 전자가 결합에 묶여 있으면 전류를 나를 것이 없다. 전류가 흐르려면 결합을 끊고 자유로워진 전자(전도대의 전자)나, 그 전자가 빠져나간 빈자리(가전자대의 정공)가 있어야 한다. 이 둘을 묶어 캐리어(Carrier)라 부른다.

결합 하나를 끊는 데 드는 에너지가 밴드갭 약 1.12 eV다. 실온의 열에너지 $kT$는 약 0.026 eV이므로, 열만으로 결합이 끊어질 확률은 $e^{-E_g/2kT} \approx e^{-21.5}$ 정도로 작다. 그래서 실온의 순수한 실리콘에는 전자와 정공이 각각 약 10¹⁰ cm⁻³밖에 없다. 이 값이 진성 캐리어 농도(Intrinsic carrier concentration) $n_i$다. 실리콘 원자는 1 cm³에 약 5×10²² 개이므로 원자 5조 개에 하나꼴로 캐리어가 있는 셈이다.

온도에 아주 민감하다$n_i$는 온도가 오르면 지수적으로 는다. 실온에서 10¹⁰ cm⁻³ 근처지만 1000 °C에서는 10¹⁹ cm⁻³ 안팎이다. 어닐 온도에서는 웬만한 도핑보다 진성 캐리어가 많아진다. 이 사실은 12장에서 확산 계수가 농도에 따라 달라지는 이유로 다시 나온다.

원자 하나를 바꾸면

실리콘 자리 하나에 5족 원소인 인(P)이나 비소(As)를 넣어 보자. 바깥 전자가 다섯 개라서 네 개는 이웃과 결합하고 하나가 남는다. 남은 전자는 원자핵에 아주 약하게 묶여 있어서, 떼어 내는 데 약 0.045~0.054 eV면 된다. 실온의 열에너지로 충분하다. 그래서 이런 원자는 거의 모두 전자 하나를 전도대에 내놓고 양이온으로 남는다. 전자를 주는 원자라서 주개(Donor)라 한다.

3족 원소인 붕소(B)를 넣으면 반대다. 결합에 전자 하나가 모자라 빈자리가 생기고, 이웃 결합의 전자가 그 자리로 옮겨 오면 빈자리가 이웃으로 이동한다. 이 움직이는 빈자리가 정공이다. 전자를 받아들이는 원자라서 받개(Acceptor)라 한다. 붕소가 정공을 내놓는 데 드는 에너지도 약 0.045 eV로 작다.

주개와 받개. 회색 원은 실리콘, 선은 공유 결합이다. 5족 원소(P, As, Sb)는 전자 하나를 내주고 양이온으로 남고, 3족 원소(B, In)는 전자 하나를 받아 음이온으로 남으며 정공을 만든다. 이온화된 도펀트 자신은 격자에 고정되어 움직이지 않는다.

여기서 중요한 조건이 하나 있다. 도펀트가 실리콘 격자 자리에 들어가 있어야 이렇게 동작한다. 격자 사이에 끼어 있거나, 다른 도펀트·결함과 덩어리를 이루면 전자를 내놓지 않는다. 이온 주입 직후의 도펀트는 대부분 이런 상태다. 넣은 원자 가운데 실제로 캐리어를 내놓는 비율을 활성화율(Activation)이라 하고, 그 비율을 올리는 것이 11장 어닐의 일이다. 이 책에서는 넣은 원자 전체를 화학 농도, 캐리어를 내놓는 몫을 활성 농도라고 구분해 부른다.

n형과 p형, 그리고 질량 작용 법칙

주개를 넣으면 전자가 많아지고, 동시에 정공은 줄어든다. 전자가 많으면 정공과 만나 재결합할 기회가 늘기 때문이다. 열평형에서 둘의 곱은 도핑과 무관하게 일정하다.

$$n\,p = n_i^2, \qquad n - p = N_D^+ - N_A^- \quad\Longrightarrow\quad n = \frac{N}{2} + \sqrt{\frac{N^2}{4} + n_i^2}\quad (N = N_D - N_A)$$

$n, p$는 전자와 정공 농도, $N_D, N_A$는 이온화된 주개와 받개 농도다. 첫 식이 질량 작용 법칙(Mass action law), 둘째 식이 전하 중성 조건이다. $N \gg n_i$이면 $n \approx N$, $p \approx n_i^2/N$이다.

많은 쪽을 다수 캐리어(Majority carrier), 적은 쪽을 소수 캐리어(Minority carrier)라 한다. 주개가 더 많으면 n형, 받개가 더 많으면 p형이다. 주개와 받개를 함께 넣으면 서로 상쇄되고 차이만 남는다. 이것을 보상(Compensation)이라 한다. 트랜지스터의 소스·드레인은 반대형 웰 위에 더 진하게 도핑해서 형을 뒤집어 만든다.

아래에서 순 도핑 $N = N_D - N_A$를 움직여 본다. 가운데(0)가 진성, 오른쪽이 n형, 왼쪽이 p형이다. 밴드 그림의 페르미 준위가 어디로 가는지, 다수·소수 캐리어 농도가 어떻게 갈라지는지 본다. 온도를 올리면 진성 캐리어가 도핑을 따라잡는 모습도 보인다.

SIMULATOR

순 도핑과 캐리어 농도

순 도핑 (주개 − 받개) 온도

형—

전자 n—

정공 p—

n_i—

E_F − E_i—

해볼 것: ① 슬라이더를 오른쪽 끝(10¹⁷ cm⁻³ 주개)에 둔다. 전자는 10¹⁷, 정공은 10³ cm⁻³으로 14자리 차이가 난다. 소수 캐리어는 거의 없다. ② 0으로 돌린다. 전자와 정공이 같고 페르미 준위가 가운데(진성 준위)에 있다. ③ 다시 10¹⁵ cm⁻³ 주개로 두고 온도를 400 °C 넘게 올린다. 진성 캐리어가 도핑을 넘어서면 n형이 다시 진성처럼 된다. 반도체 소자가 고온에서 동작하지 못하는 이유이고, 거꾸로 어닐 온도에서는 웬만한 도핑이 "진성"처럼 보인다는 뜻이다.

완전 이온화, 볼츠만 통계(축퇴 무시), 밴드갭은 1.12 eV 고정. n_i(T)는 공개 경험식(미시아코스·참사키스형). 높은 농도에서 밴드갭이 좁아지는 효과는 넣지 않았다.

로그 축으로 보면 다수와 소수 캐리어가 거울처럼 대칭이다. 한쪽이 한 자리 오르면 다른 쪽이 한 자리 내려간다. pn 접합의 전압, 누설 전류, 다이오드 특성은 모두 이 소수 캐리어 농도에서 나온다. 그 이야기는 DeviceBook의 캐리어 통계와 pn 접합 장에서 자세히 다룬다. 이 책은 그 농도 분포를 어떻게 만드는가에 집중한다.

농도 스케일의 감각

도핑 농도는 10¹⁴ cm⁻³부터 10²¹ cm⁻³까지 일곱 자릿수를 오간다. 숫자가 너무 커서 감이 오지 않으니 세 가지 다른 말로 바꿔 보자.

원자 몇 개 중 하나인가. 실리콘 원자 밀도 5×10²² cm⁻³으로 나누면 된다. 5×10¹⁶ cm⁻³이 1 ppm(백만 분의 1), 5×10²⁰ cm⁻³이 1%다. 가장 진한 소스·드레인도 실리콘 원자 백 개 중 한두 개다.
도펀트 사이 거리. 농도의 세제곱근 역수 $N^{-1/3}$이다. 10¹⁵ cm⁻³이면 100 nm, 10¹⁸ cm⁻³이면 10 nm, 10²¹ cm⁻³이면 1 nm다. 10¹⁸ cm⁻³ 채널에서 도펀트끼리 10 nm씩 떨어져 있다는 것은, 폭 수십 nm인 요즘 트랜지스터의 채널 안에 도펀트가 몇십 개밖에 없다는 뜻이다.
저항. 비저항 $\rho = 1/(qN\mu)$이다. 농도가 오르면 캐리어가 늘지만, 이온화된 도펀트에 부딪혀 이동도 $\mu$가 줄어드는 효과가 겹쳐 정확히 반비례하지는 않는다.

아래 시뮬레이터에서 농도를 끌어 본다. 왼쪽은 한 변 20 nm인 실리콘 정육면체(원자 약 40만 개) 안에 들어간 도펀트를 무작위로 찍은 것이고, 오른쪽은 농도에 따른 비저항 곡선이다.

SIMULATOR

농도 자: 10¹⁴에서 10²¹까지

농도 N

실리콘 원자 몇 개 중 하나—

도펀트 사이 거리 N^−1/3—

20 nm 정육면체 속 개수—

이동도—

비저항—

이 농도가 쓰이는 곳—

해볼 것: ① 10¹⁵ cm⁻³(기판)에 둔다. 정육면체 속 기대 개수가 0.008개다. 대개 비어 있다. ② 10¹⁸ cm⁻³(채널·할로)로 올린다. 8개 안팎이다. "다시 뿌리기"를 여러 번 누르면 개수가 5개에서 11개 사이로 흔들린다. 작은 트랜지스터의 문턱 전압이 소자마다 다른 원인(무작위 도펀트 요동)이다. ③ 10²⁰ cm⁻³ 넘게 올린다. 비저항이 10⁻³ Ω·cm 아래로, 기판보다 만 배 넘게 낮아진다. ④ n형과 p형을 바꿔 본다. 같은 농도에서 저농도 p형의 비저항은 n형보다 대략 2~3배 크고, 이 모형에서는 고농도에서 약 1.5배까지 줄어든다. 정공의 이동도가 작기 때문이다.

도펀트 위치는 균일 무작위(푸아송). 이동도는 300 K 코헤이-토머스형 경험식(마세티 계열 대표 파라미터), 완전 이온화 가정. 10²⁰ cm⁻³ 넘는 영역에서는 실제 값과 수십 % 차이가 날 수 있다.

정리하면 이렇다. 진성 실리콘(10¹⁰)의 비저항은 수십만 Ω·cm이고, 기판(10¹⁵)은 약 10 Ω·cm, 소스·드레인(10²⁰)은 약 10⁻³ Ω·cm다. 실리콘 원자 대비 0.2%를 넣었을 뿐인데 저항이 억 배 가까이 바뀐다. 이 책이 다루는 모든 공정은 결국 이 숫자를 원하는 깊이에 원하는 모양으로 새기는 일이다.

쓰이는 곳	대표 농도 (cm⁻³)	깊이 감각	설명이 나오는 곳
p형 기판	10¹⁵ 안팎	웨이퍼 전체	ProcessBook 웨이퍼
웰	10¹⁶~10¹⁸	약 0.5~2 µm	2장
채널(문턱 전압 조절)	10¹⁷~10¹⁸	표면 수십 nm	2장
할로(포켓)	10¹⁸~10¹⁹	게이트 가장자리 아래	2장
익스텐션	10¹⁹~10²¹	약 10~30 nm	이 책의 타깃 DB-20
소스·드레인	10²⁰~10²¹	수십 nm	2장
고용 한계(붕소, 1000 °C 안팎)	약 10²⁰	—	11장

도즈와 농도: 면에서 부피로

이온 주입에서는 웨이퍼 1 cm²에 넣은 원자 수, 곧 도즈(Dose)를 정한다. 단위는 cm⁻²이고 대개 10¹¹~10¹⁶ cm⁻² 사이다. 같은 도즈라도 얕게 모이면 진하고 깊게 퍼지면 묽다. 어림셈은 간단하다. 도즈를 퍼진 두께로 나누면 평균 농도다.

$$\bar N \approx \frac{\Phi}{t}\,, \qquad \text{예: } \Phi = 10^{15}\ \text{cm}^{-2},\ t = 10\ \text{nm} = 10^{-6}\ \text{cm} \;\Rightarrow\; \bar N \approx 10^{21}\ \text{cm}^{-3}$$

$\Phi$는 도즈, $t$는 도펀트가 퍼진 두께다. 실제 분포는 종 모양이라 첨두 농도는 평균의 1.5~2배쯤 된다(8장).

10¹⁵ cm⁻²를 10 nm에 몰아넣으면 10²¹ cm⁻³, 실리콘 원자 50개 중 하나다. 이 정도면 붕소가 실리콘에 녹아 있을 수 있는 한계(약 10²⁰ cm⁻³)를 넘는다. 넣은 원자를 다 활성화하지 못한다는 뜻이다. 얕게 넣을수록 진해지고, 진할수록 활성화가 어렵다. 이 긴장이 이 책의 마지막까지 이어진다.

타깃 파일

TARGET DB-20타깃 파일 · 1장

얕고 진한 p⁺ 층 하나

이 책은 가상의 로직 칩에 들어갈 pMOS 트랜지스터의 소스·드레인 익스텐션 하나를 끝까지 따라간다. 게이트 가장자리 바로 아래까지 뻗어 채널과 소스·드레인을 잇는 얇은 p⁺ 층이다. 이것을 타깃 DB-20이라 부른다. 실제 회사나 제품과는 관계없는, 공개 문헌에 나오는 대표적인 규모로 정한 가상의 목표다.

규격은 둘이다. 접합 깊이 $x_j$ 20 nm 이하(붕소 농도가 바탕의 n형 농도 10¹⁸ cm⁻³과 같아지는 깊이), 면저항 $R_s$ 700 Ω/□ 이하. 넣을 붕소의 도즈는 10¹⁵ cm⁻²다. 이 장의 어림셈으로 보면 10¹⁵ cm⁻²를 20 nm 안에 담아야 하므로 평균 농도가 5×10²⁰ cm⁻³, 실리콘 원자 백 개 중 하나다. 바탕(10¹⁸)보다 수백 배 진하고, 붕소의 고용 한계보다도 진하다.

얕아야 하는 이유는 짧은 채널에서 소스와 드레인이 깊으면 게이트 대신 드레인 전압이 채널을 휘두르기 때문이다(단채널 효과, DeviceBook 스케일링). 진해야 하는 이유는 이 층이 전류의 통로라서 저항이 곧 트랜지스터의 손실이기 때문이다. 얕음과 낮은 저항은 서로를 방해한다. 얕게 두면 캐리어가 지나갈 단면이 줄고, 저항을 낮추려 오래 굽히면 도펀트가 깊이 퍼진다.

이 장에서 정한 것p⁺ 익스텐션, 붕소 10¹⁵ cm⁻², x_j ≤ 20 nm, R_s ≤ 700 Ω/□, 바탕 n형 10¹⁸ cm⁻³.

아직 남은 문제이 층은 트랜지스터의 어디에 있고, 앞뒤의 어떤 도핑과 엮여 있는가.

다음 단계2장에서 CMOS 공정 흐름 안에서 DB-20의 자리를 찾는다.

핵심 정리

순수한 실리콘의 캐리어는 실온에서 $n_i \approx 10^{10}$ cm⁻³뿐이다. 원자 5조 개에 하나꼴이다. $n_i$는 온도에 지수적으로 민감하다.
5족(P, As, Sb)은 주개로 전자를, 3족(B, In)은 받개로 정공을 내놓는다. P·As·Sb·B는 이온화 에너지가 대략 0.05 eV인 얕은 준위이며, 실온의 비축퇴·약한 보상 조건에서는 완전 이온화로 근사한다. In 받개는 약 0.155 eV로 더 깊어 같은 근사를 일반화할 수 없다. 격자 자리의 활성 도펀트라도 이온화 정도는 온도·농도·보상에 따라 달라진다.
열평형에서 $np = n_i^2$. 다수 캐리어 ≈ 순 도핑, 소수 캐리어 ≈ $n_i^2/N$. 반대형 도펀트는 서로 상쇄된다(보상).
농도 감각: 5×10¹⁶ cm⁻³ = 1 ppm, 10¹⁸ cm⁻³이면 도펀트 사이 10 nm, 10²⁰ cm⁻³이면 비저항 약 10⁻³ Ω·cm.
도즈(cm⁻²) ÷ 두께 ≈ 평균 농도(cm⁻³). 10¹⁵ cm⁻²를 10 nm에 넣으면 10²¹ cm⁻³이다.
타깃 DB-20: 붕소 10¹⁵ cm⁻²로 x_j ≤ 20 nm, R_s ≤ 700 Ω/□인 p⁺ 익스텐션.

확인 퀴즈

실온의 실리콘에 인을 10¹⁶ cm⁻³ 넣었다($n_i = 10^{10}$ cm⁻³). 정공 농도는 대략?

$p = n_i^2/n = 10^{20}/10^{16} = 10^4$ cm⁻³. 다수 캐리어가 늘면 소수 캐리어는 그만큼 준다. 0이 되지는 않는다.

붕소 3×10¹⁷ cm⁻³ 위에 비소 1×10¹⁸ cm⁻³을 넣었다. 이 영역은?

주개와 받개가 서로 상쇄되고 차이 $N_D - N_A = 7\times10^{17}$ cm⁻³만큼 n형이 된다(보상). 다만 이동도는 전체 이온화 불순물(1.3×10¹⁸)에 부딪혀 그만큼 떨어진다.

도펀트 농도 10¹⁸ cm⁻³에서 도펀트 사이의 평균 거리는?

$N^{-1/3} = (10^{18})^{-1/3} = 10^{-6}$ cm = 10 nm. 한 변 20 nm인 정육면체에 8개 정도가 들어 있다.

도즈 2×10¹⁴ cm⁻²의 비소가 약 20 nm 두께에 퍼져 있다. 평균 농도는?

$2\times10^{14} / (2\times10^{-6}\ \text{cm}) = 10^{20}$ cm⁻³. 실리콘 원자 500개 중 하나꼴이다.