고종횡비 식각: 3D 낸드와 DRAM
EB-20은 폭 20 nm, 깊이 160 nm, 종횡비 8이었다. 3D 낸드의 채널 홀은 지름 약 100 nm에 깊이가 수 µm, 종횡비가 50을 훌쩍 넘는다. DRAM 커패시터도 종횡비 40~60대에 이른다. 앞의 열다섯 장에서 하나씩 본 현상들, 곧 ARDE, 보잉, 비틀림, 마스크 침식, 대전은 종횡비가 커질수록 따로따로가 아니라 한꺼번에 심해진다. 이 장은 같은 엔진으로 홈을 점점 깊게 만들어 무엇이 먼저 무너지는지 보고, 업계가 그것을 어떻게 버티는지 살펴본다.
- 3D 낸드 채널 홀과 DRAM 커패시터의 치수와 종횡비를 말하고, 왜 둘 다 "식각이 정하는 공정"인지 설명한다.
- 종횡비에 따라 바닥에 닿는 이온과 라디칼의 비율이 어떻게 줄어드는지 계산하고, 식각이 깊어질수록 느려지는 이유를 설명한다.
- 깊이, 선택비, ARDE로 하드마스크 두께를 어림하고, 마스크 자체가 고종횡비 구조가 되는 문제를 설명한다.
- 비틀림과 바닥 위치 산포, 펄스 플라스마의 대전 완화, 극저온 식각의 원리를 모형으로 확인한다.
세로로 쌓는 메모리, 세로로 뚫는 식각
평면 미세화가 한계에 가까워지자 메모리는 위로 쌓기 시작했다. 3D 낸드는 산화막과 질화막을 번갈아 수백 층 쌓은 ON 적층(Oxide/nitride stack)에 구멍을 한 번에 뚫고, 그 구멍 벽에 전하 저장층과 채널을 입힌다. 이 구멍이 채널 홀(Channel hole)이다. 층이 늘어날수록 구멍은 깊어지지만 지름은 거의 그대로이거나 오히려 줄어든다. 층 한 쌍이 약 50 nm라면 200층은 약 10 µm다. 그래서 요즘 제품은 적층을 두세 덱(Deck)으로 나눠 덱마다 따로 뚫고 이어 붙인다.
DRAM은 셀 커패시터의 정전 용량을 지키려고 전극을 기둥처럼 세운다. 셀 면적은 줄어드는데 필요한 용량(약 10 fF 안팎)은 그대로이므로 기둥은 가늘고 길어진다. 커패시터를 만들 틀(Mold)에 지름 수십 nm, 깊이 1~2 µm의 구멍을 뚫어야 한다.
| 구조 | 지름·폭 (약) | 깊이 (약) | 종횡비 (약) | 깎는 막 | 마스크 |
|---|---|---|---|---|---|
| EB-20 (이 책의 타깃) | 20 nm | 160 nm | 8 | SiO₂ | 비정질 탄소 60 nm |
| DRAM 커패시터 몰드 홀 | 30~40 nm | 1.5~2 µm | 40~60 | 산화막·질화막 지지층 | 탄소·폴리 하드마스크 수백 nm~1 µm |
| 3D 낸드 채널 홀(한 덱) | 80~120 nm | 4~7 µm | 50~80 | ON 적층 100~150층 | 비정질 탄소 2~4 µm |
| 3D 낸드 계단 콘택·슬릿 | 100 nm~수백 nm | 수 µm | 20~60 | 산화막 | 탄소·금속계 하드마스크 |
표의 값은 공개 발표와 분해 분석 보고에서 어림한 범위다. 제조사와 세대에 따라 크게 다르다. 그래도 한 가지는 분명하다. 이 구조들의 불량은 대부분 노광이 아니라 식각에서 정해진다. 노광은 위에서 본 동그라미 하나를 찍을 뿐이고, 그 동그라미를 수 µm 아래까지 같은 모양으로 끌고 내려가는 것은 식각이다.
EB-20을 깊게 늘리면
가장 단순한 실험부터 한다. EB-20의 폭(20 nm)과 레시피(7장의 기본 산화막 레시피)는 그대로 두고 산화막만 두껍게 쌓는다. 종횡비 8, 16, 32를 골라 "식각 시작"을 누른다. 오른쪽 그래프의 점선은 열린 평면에서의 속도로 곧장 내려갈 때의 깊이이고, 실선이 실제 깊이다. 마스크를 60 nm(EB-20 그대로)와 300 nm 사이에서 바꿔 본다.
종횡비를 키우면 깊이가 시간에 비례하지 않는다
계산 중…종횡비 8에서는 실선이 점선을 거의 따라간다. 종횡비가 커질수록 실선이 눕는다. 엔진으로 셀 1 nm 단면을 돌려 보면 깊이 640 nm짜리 트렌치는 시간 200에 약 112 nm, 400에 약 199 nm, 600에 약 269 nm, 800에 약 331 nm를 판다. 같은 시간 200 동안 판 깊이가 112, 87, 70, 62 nm로 줄어든다. 그리고 시간 800이면 60 nm 마스크가 가장 얇은 곳에서 약 9 nm만 남는다. 종횡비 약 16에서 마스크가 먼저 바닥난다. 깊은 식각은 느려지는 바닥과 계속 닳는 마스크 사이의 경주다.
왜 느려지는가는 10장에서 보았다. 바닥은 입구를 좁은 입체각으로만 본다. 그 입체각 밖에서 온 이온은 벽에 맞고, 라디칼은 벽에서 수십 번 튕기다 중간에 붙는다. 다음 그림은 그 비율을 종횡비 100까지 늘려 본 것이다.
바닥에 닿는 이온과 라디칼
이온은 거의 직선으로 날아온다. 각도 퍼짐이 σ이면, 2차원 트렌치에서 입구의 한 점으로 들어온 각도 θ의 이온이 벽에 맞지 않고 바닥에 닿을 확률은 \(\max(0,\,1 - A\,|\tan\theta|)\)이다. 이것을 가우스 분포로 평균하면 이온의 바닥 도달률 \(f_i(A, \sigma)\)가 된다. 라디칼 수송의 정밀 계산에는 10장처럼 벽 반사를 포함한 투과 확률이 필요하다. 아래는 두 모양의 면적 평균 직접 도달률 \(G\)를 같은 정의로 비교하고, 이를 코번-윈터스 식의 자리에 넣은 간단한 근사 모델이다.
그래프를 좌우로 끌어 종횡비를 옮긴다. 세로축은 로그 눈금이다.
종횡비 → 바닥에 닿는 이온과 라디칼
두 곡선이 떨어지는 방식이 다르다. 이온은 \(A\tan\sigma\)가 1에 가까워질 때까지는 거의 다 바닥에 닿다가 그 뒤 급히 줄어든다. 라디칼은 붙을 확률이 0.05면 종횡비 10에서 이미 절반 아래다. 그래서 바닥의 라디칼/이온 비가 깊이에 따라 달라진다. 위에서는 라디칼이 넉넉한 이온 제한 영역이던 것이, 깊어지면 중성종 제한(Neutral-starved) 영역으로 넘어간다(6장의 덮임률 그래프). 그렇게 되면 이온이 아무리 많이 와도 깎을 재료가 없어 속도가 떨어지고, 남는 이온 에너지는 바닥을 거칠게 하거나 마스크를 깎는 데 쓰인다.
마스크 예산은 µm 단위다
8장에서 마스크 예산은 \(d_{\max} = S\,t_{\text{mask}}\)이었다. 깊은 식각에서는 여기에 ARDE가 곱해진다. 대상 막의 속도가 종횡비에 따라 \(R(A) = R_0/(1 + A/A_{1/2})\)처럼 줄어든다고 하자(\(A_{1/2}\)는 속도가 절반이 되는 종횡비). 마스크는 늘 위에 드러나 있으므로 속도가 거의 그대로다.
깊이·지름·선택비 → 필요한 하드마스크
깊이 6 µm, 지름 100 nm, 선택비 5면 마스크가 2 µm를 훌쩍 넘는다. 그러면 마스크에 구멍을 뚫는 일 자체가 종횡비 20이 넘는 식각이 된다. 이 마스크 구멍은 13장의 산소 식각으로 열고, 그 위의 얇은 SiON·레지스트가 다시 그 마스크가 된다(하드마스크 이어달리기). 두꺼운 탄소막은 투명도를 잃어 정렬 마크가 보이지 않는 문제도 생긴다. 그래서 업계는 선택비를 높인 도핑 탄소막, 금속을 섞은 하드마스크를 쓰고, 적층을 덱으로 나눠 한 번에 뚫을 깊이 자체를 줄인다.
층마다 다른 막을 한 번에
3D 낸드의 홀은 산화막 한 종류가 아니라 산화막과 질화막을 번갈아 지난다. 한 레시피로 두 막을 비슷한 속도로 깎아야 한다. 어느 한쪽이 느리면 층마다 측벽이 조금씩 튀어나오거나 들어가 벽이 톱니처럼 되고, 느린 층에서 고분자가 더 쌓여 홀이 점점 좁아진다. 아래는 10 nm짜리 질화막과 산화막을 15쌍 쌓은 단면이다(실제 층은 약 25~30 nm다). 질화막의 상대 속도를 바꿔 깎아 본다.
ON 적층: 두 막의 속도가 다르면
계산 중…두 막의 속도가 같으면 단면은 산화막 한 덩어리와 다르지 않다. 질화막이 느리면 홀이 내려갈수록 좁아진다. 느린 층의 바닥이 잠깐 평평하게 버티는 동안 측벽에 고분자가 더 쌓이기 때문이다. 실제 ON 식각은 C₄F₆나 C₄F₈에 CH₂F₂·CHF₃처럼 수소를 섞은 불화탄소로 질화막 속도를 끌어올려 두 막의 속도를 맞춘다(13장). 질화막은 수소가 많은 고분자에서 잘 깎이고, 산화막은 막 속의 산소로 고분자를 태우며 깎인다.
비틀림: 바닥이 어디로 갔는가
11장에서 본 비틀림(Twisting)은 깊은 구멍이 곧게 내려가지 않고 옆으로 휘는 것이다. 원인은 이온 궤적을 옆으로 미는 무언가다. 구멍마다 입구가 미세하게 비대칭이거나(마스크 패싯, 마스크 CD 차이), 측벽 고분자가 한쪽에 더 쌓였거나, 벽이 고르지 않게 대전되어 가로 전기장이 생긴다. 깊은 곳일수록 이온이 오래 밀리므로 휨은 깊이에 따라 빨리 커진다.
아래 모형은 구멍마다 무작위 세기의 가로 가속을 주어 바닥 위치가 \(\delta(z) = \varepsilon\,z^2/D\)처럼 벗어나게 한다(\(\varepsilon\)는 구멍마다 다른 기울기, 바닥에서 \(\delta = \varepsilon D\)). 왼쪽은 한 줄의 단면, 오른쪽은 위에서 본 입구(빈 원)와 바닥(채운 원)이다. 바닥이 아래층 전극에서 벗어나거나 이웃 바닥과 겹치면 불량이다.
깊이와 비대칭 → 바닥 위치 산포
1 mrad은 1 µm를 내려갈 때 1 nm 옆으로 가는 기울기다. 아주 작아 보이지만 깊이 6 µm에서 구멍마다 2 mrad 정도로 흔들리면 바닥 어긋남의 3σ가 약 36 nm로, 지름 100 nm의 3분의 1을 넘는다. 바닥이 아래의 소스 선이나 이전 덱의 홀에 제대로 내려앉지 못한다. 덱을 나누면 한 번에 뚫는 깊이가 줄어 휨도 줄지만, 대신 덱과 덱 사이의 정렬(오버레이)이 새 예산 항목이 된다.
펄스 플라스마: 대전을 비운다
깊은 구멍의 바닥은 양전하가 쌓이기 쉽다. 이온은 곧게 바닥까지 오지만 전자는 각도가 넓어 대부분 입구 근처 벽에 붙는다(12장의 전자 그늘). 바닥 전위가 올라가면 뒤따르는 이온이 느려지고 휜다. 이것이 깊은 곳의 식각 정지, 비틀림, 노칭의 한 원인이다.
플라스마를 켰다 껐다 하면 꺼진 동안 전자 온도가 빠르게 떨어지고 시스가 무너진다. 음이온과 느린 전자가 구멍 안으로 들어와 쌓인 양전하를 중화한다. 아래 모형에서 켜진 동안 바닥 전위는 시간 상수 \(\tau_c\)로 포화값을 향해 오르고, 꺼진 동안 \(\tau_d\)로 줄어든다. 펄스 주파수와 듀티를 바꿔 본다.
펄스 주파수·듀티 → 바닥 대전 전위
듀티를 줄이면 평균 속도는 떨어진다. 대신 켜진 구간에 바닥이 덜 대전된 상태로 이온을 받으므로 같은 양을 깎는 동안 쌓이는 휨과 손상이 줄어든다. 꺼진 시간이 중화 시간 상수보다 충분히 길어야 효과가 있다. 그래서 펄스 주파수는 수백 Hz~수 kHz, 듀티는 수십 %가 흔하다. 소스와 바이어스를 따로 펄스하거나 위상을 어긋나게 맞추는 방식도 쓰인다(5장).
극저온 식각
웨이퍼를 영하 수십 °C 아래로 식히면 두 가지가 함께 바뀐다. 표면에 붙어 머무는 반응종(HF, 불소 라디칼, 불화탄소 조각)이 늘어 바닥의 덮임률이 올라가고, 측벽에서 이온 없이 일어나는 자발 화학 식각은 아레니우스 식대로 느려진다. 바닥은 더 빨리, 옆은 더 느리게 깎인다. 측벽에는 낮은 온도에서만 버티는 보호막(실리콘이라면 SiOₓFᵧ)이 생겼다가 상온으로 돌아오면 날아간다. 장비사 발표에 따르면 영하 60 °C 안팎에서 깊이 약 10 µm의 홀을 30여 분에 뚫었다.
웨이퍼 온도 → 바닥 속도와 측벽 속도
극저온 식각은 1980년대 말부터 실리콘 MEMS 식각에서 연구되었지만, 장비의 온도 관리와 처리량 때문에 양산 메모리에서는 오래 쓰이지 않았다. 3D 낸드의 층수가 늘어 기존 방식의 속도와 마스크 예산이 한계에 이르자 다시 주목받았다. 낮은 온도에서 흡착한 HF가 산화막 식각을 돕고, 측벽은 차갑게 얼어 덜 깎이므로 보잉이 줄어든다는 것이 핵심이다.
무너지는 것과 버티는 법
| 무너지는 것 | 원인 | 버티는 법 | 장 |
|---|---|---|---|
| 속도 저하, 덜 열림 | 바닥에 닿는 이온·라디칼 감소, 중성종 제한 | 바이어스를 높이고 σ를 줄인다, 저압, 붙을 확률이 작은 전구체, 극저온 | 10장 |
| 마스크 바닥남 | 긴 식각 시간 × 패싯 | 두꺼운·도핑 탄소막, 금속 하드마스크, 덱 나누기 | 8장 |
| 보잉 | 넓은 각도 이온, 패싯 반사, 측벽 보호 부족 | 보호막 증착 단계, 펄스, 극저온, 바이어스 주파수 | 11장 |
| 비틀림·바닥 어긋남 | 입구 비대칭, 고르지 않은 대전·고분자 | 마스크 CD 균일도, 펄스 플라스마, 덱 나누기 | 11장 |
| 바닥 손상·노칭 | 바닥 양전하, 정지막 위 과식각 | 펄스, 낮은 에너지 과식각 단계, 종말점 검출 | 12장, 14장 |
| 층별 톱니 측벽 | ON 두 막의 속도 차 | 수소 첨가 불화탄소로 속도 맞추기 | 13장 |
어느 하나를 고치면 다른 것이 나빠진다는 점이 고종횡비 식각을 어렵게 한다. 바이어스를 올리면 바닥 속도는 오르지만 마스크가 빨리 닳는다. 고분자를 늘리면 보잉은 줄지만 입구가 좁아져 덜 열린다. 그래서 실제 레시피는 한 단계가 아니라 깊이에 따라 조건을 바꾸는 여러 단계로 나뉘고, 중간에 보호막만 쌓는 단계를 끼워 넣기도 한다. 17장 실험실에서 시간 도중에 레시피를 바꿔 이것을 직접 해 볼 수 있다.
타깃 파일
EB-20을 종횡비 32로 늘리면
폭 20 nm, 기본 레시피는 그대로 두고 산화막만 640 nm로 쌓아(종횡비 32) 셀 1 nm 엔진으로 돌렸다. 시간 200, 400, 600, 800에서 깊이는 약 112, 199, 269, 331 nm다. 같은 시간 동안 판 깊이가 112 → 87 → 70 → 62 nm로 줄어든다. 60 nm 탄소 마스크는 시간 800에 가장 얇은 곳이 약 9 nm만 남아, 종횡비 약 16에서 마스크가 먼저 바닥난다. 바닥까지 가려면 마스크가 수백 nm는 있어야 한다(셀 2 nm 단면에서 300 nm 마스크로 깊이 약 540 nm까지 갔을 때 약 90 nm가 남았다). 이온 각도 퍼짐을 6°로 넓히면 깊은 단면에서 보잉이 약 8 nm로 커진다.
핵심 정리
- 3D 낸드 채널 홀(지름 약 100 nm, 깊이 수 µm, 종횡비 50 이상)과 DRAM 커패시터 홀(종횡비 40~60)은 식각이 수율을 정하는 구조다.
- 종횡비가 커지면 바닥에 닿는 이온은 \(A\tan\sigma \approx 1\) 근처부터, 라디칼은 붙을 확률에 따라 더 일찍 줄어든다. 깊어질수록 속도가 떨어지고 바닥이 중성종 제한 영역으로 넘어간다.
- ARDE 때문에 필요한 시간은 깊이의 제곱으로 늘고, 마스크는 µm 단위가 된다. 마스크 구멍 자체가 고종횡비 구조가 된다.
- 구멍마다 다른 작은 비대칭이 깊이에 따라 쌓여 비틀림과 바닥 어긋남이 된다. 1 mrad은 1 µm에 1 nm다.
- 펄스 플라스마는 꺼진 동안 바닥 대전을 비우고, 극저온은 바닥의 흡착을 늘리면서 측벽 자발 식각을 줄인다. 덱 나누기는 한 번에 뚫는 깊이를 줄인다.
확인 퀴즈
종횡비 8인 트렌치는 깊이가 시간에 거의 비례해 늘었는데, 종횡비 32로 늘린 같은 트렌치는 갈수록 느려졌다. 가장 직접적인 원인은?
깊이 6 µm 홀을 뚫는 동안 구멍마다 기울기가 약 2 mrad씩 무작위로 흔들린다. 바닥 위치의 흔들림(1σ)은 대략?
펄스 플라스마가 고종횡비 식각의 비틀림과 노칭을 줄이는 이유로 옳은 것은?
극저온 식각에서 웨이퍼를 식히면 세로 속도는 오르고 측벽 속도는 내려간다. 두 효과의 설명으로 맞는 짝은?