Chapter 17

오버샘플링과 ΔΣ 변환기

16장의 나이퀴스트 ADC는 비트 하나를 더 얻으려면 비교기와 커패시터를 두 배 정밀하게 만들어야 했다. ΔΣ 변환기는 반대 길을 간다. 정밀도를 소자에서 얻지 않고 시간에서 얻는다. 신호 대역보다 수백 배 빠르게 표본화하고, 거친 1비트 양자화기의 오차를 피드백 루프로 신호 대역 밖으로 밀어낸 뒤, 디지털 필터로 걸러 낸다. 비교기 하나와 적분기 두 개로 16비트를 넘보는 이 구조는 오디오, 계측, 센서 인터페이스의 표준이 되었다.

오버샘플링이 같은 양자화 잡음 전력을 넓은 대역에 펴서 대역 내 잡음을 줄이는 원리(OSR 2배당 +3 dB)를 PSD의 넓이로 설명한다.
1차 ΔΣ 변조기(적분기 + 1비트 비교기 + DAC)의 비트열에서 1의 밀도가 입력을 따라가는 것을 확인한다.
선형 모델 $Y = \mathrm{STF}\cdot U + \mathrm{NTF}\cdot E$와 잡음 성형 $\mathrm{NTF} = (1-z^{-1})^L$로 대역 내 SQNR을 계산하고 측정과 비교한다.
차수 L, OSR, 양자화 비트 N의 성능 지도에서 목표 해상도에 필요한 조합을 고른다.
고차 1비트 변조기의 과부하와 불안정, 유휴 톤과 디더를 시뮬레이터로 본다.
sinc³ 데시메이션 필터가 비트열을 다중 비트 워드로 바꾸고, 영점 $f_s/M$의 배수가 접힘 잡음을 막는 것을 확인한다.
다중 비트 양자화기와 DEM, 연속 시간과 이산 시간 구현을 비교하고 AB-1 온도 채널(2차 1비트, OSR 128)의 SQNR을 잰다.

오버샘플링: 같은 잡음을 넓게 편다

N비트 양자화기의 오차는 한 LSB $\Delta$ 안에서 고르게 퍼진 무작위 값으로 볼 수 있고, 그 전력은 $\Delta^2/12$다(16장). 이 전력은 표본화 주파수와 무관하다. 표본화 정리에 따라 이 전력은 0부터 $f_s/2$까지 고르게 퍼진 백색 잡음으로 나타난다. 그렇다면 $f_s$를 신호 대역 $f_B$의 두 배(나이퀴스트)보다 훨씬 크게 잡으면 어떻게 될까. 잡음 전력의 총량은 같지만 PSD의 높이가 낮아지고, 신호 대역 $0\sim f_B$에 남는 몫은 줄어든다.

표본화 주파수와 나이퀴스트 주파수의 비를 오버샘플링 비(Oversampling ratio, OSR)라 한다. $\mathrm{OSR} = f_s/(2f_B)$이다. 아래에서 OSR을 키워 본다. 위 그래프는 선형 축의 PSD라서 칠한 넓이가 곧 잡음 전력이다. 진한 부분이 신호 대역 안에 남은 잡음이다.

SIMULATOR

오버샘플링: 넓이는 같고 대역 안 몫만 준다

호버하면 값

OSR 양자화 비트 N

fs = 2·OSR·fB—

대역 내 잡음 몫—

이론 SNR—

FFT 측정 SNR—

유효 비트(ENOB)—

해볼 것: ① OSR 1에서 시작해 한 칸씩 올리며 직사각형이 낮고 넓어지는데 넓이(전체 잡음)는 그대로인 것을 본다. ② OSR을 4배로 올릴 때마다 SNR이 6 dB, 즉 1비트씩 오른다. 아래 그래프의 측정 점이 3 dB/옥타브 이론선에 붙는다. ③ 8비트에서 OSR 64면 약 68 dB로 11비트 상당이다. 그러나 1비트를 얻는 데 표본화 속도 4배를 쓰는 것은 비싸다. (이상적 균일 양자화기, 풀스케일 −1 dBFS 사인, 대역은 fB = 8 kHz로 고정, 측정은 16384점 Hann FFT에서 0~fB 빈만 더한다, 신호 대역 밖 잡음은 이상적 디지털 필터가 제거한다고 가정)

대역 안에 남는 잡음은 전체의 $1/\mathrm{OSR}$이다. 그래서 SNR이 $10\log_{10}\mathrm{OSR}$만큼 오른다. OSR을 2배 하면 3 dB, 4배 하면 6 dB, 즉 1비트다.

$$P_{n,\mathrm{in}} = \frac{\Delta^2}{12}\cdot\frac{2f_B}{f_s} = \frac{\Delta^2}{12\,\mathrm{OSR}},\qquad \mathrm{SNR} = 6.02N + 1.76 + 10\log_{10}\mathrm{OSR}\ \ [\mathrm{dB}]$$

$\Delta$ = LSB(V), $N$ = 양자화 비트, $\mathrm{OSR} = f_s/2f_B$. 예: 12비트 1.2 V의 $\Delta$ = 293 µV, 잡음 85 µV rms. OSR 256($f_B$ = 8 kHz면 $f_s$ = 4.1 MHz)이면 +24 dB, 즉 4비트를 더 얻는다

이 이득은 양자화 잡음이 백색이라는 가정에서만 나온다. 1비트처럼 거친 양자화기는 오차가 입력과 강하게 얽혀서 이 가정이 깨진다. 그리고 단순 오버샘플링만으로는 효율이 나쁘다. 16비트를 1비트 양자화기로 얻으려면 OSR이 $4^{15}$ ≈ 10⁹이어야 한다. 해결책은 잡음을 고르게 펴는 데서 그치지 않고 대역 밖으로 밀어내는 것이다.

오버샘플링의 덤: 앤티에일리어싱 필터가 쉬워진다. 나이퀴스트 ADC 앞에는 $f_B$와 $f_s/2$ 사이의 좁은 전이 대역에서 수십 dB를 깎는 날카로운 아날로그 필터가 필요하다. OSR 128이면 $f_s - f_B$까지 접히지 않으므로, 대역 $f_B$의 약 250배 떨어진 곳까지 여유가 있다. 1차 RC 하나로 충분해진다. 날카로운 필터링은 정확하고 값싼 디지털 영역으로 옮겨 간다.

1차 ΔΣ 변조기: 1의 밀도가 입력이다

오차를 밀어내는 장치가 델타-시그마 변조기(Delta-sigma modulator, ΔΣ)다. 1차 변조기는 부품이 셋이다. 입력과 피드백의 차이(Δ)를 쌓는 적분기(Σ), 그 부호만 보는 1비트 비교기, 비트를 ±V_ref로 되돌리는 1비트 DAC. 적분기는 지금까지의 오차 합을 기억하고, 비교기는 그 합을 0 쪽으로 끌어당기는 비트를 낸다. 그 결과 출력 비트의 평균이 입력과 같아진다.

1차 ΔΣ 변조기. 적분기가 입력과 피드백의 차이를 쌓고, 비교기가 그 부호를 낸다. 루프가 적분기 출력을 유한하게 붙잡아 두므로 오차의 누적 합이 묶이고, 출력 비트의 평균이 입력과 같아진다. 비교기를 덧셈점(양자화 오차 e)으로 바꾸면 신호와 잡음이 서로 다른 전달 함수를 지나는 것이 보인다.

아래 시뮬레이터에서 신호가 루프를 한 바퀴 도는 모습을 표본 하나씩 본다. 입력 u는 아래 그래프의 점선을 끌어 바꾼다. 입력이 0이면 비트열은 1010…으로 반반이고, +0.5면 1이 75%, −0.5면 25%가 된다. 이동 평균(굵은 선)이 입력 점선을 따라가는 것을 본다.

SIMULATOR

1차 ΔΣ 변조기를 한 표본씩 돌린다

입력 점선을 위아래로 끈다

DC 입력 u 이동 평균 길이

입력 u—

1의 밀도(최근 64)—

기대 밀도 (1+u)/2—

이동 평균 오차—

적분기 x 범위—

해볼 것: ① "한 표본씩"으로 두고 적분기 x가 양수일 때 비트 1이 나와 다음 표본에서 x를 끌어내리는 과정을 따라간다. ② 입력 점선을 0.5로 끌면 비트열이 1101 1101…처럼 1이 3/4이 되고, −0.9로 끌면 거의 0만 나온다. ③ u를 1에 가깝게 밀면 적분기 범위가 커지고 패턴이 아주 길어진다. |u| > 1이면 피드백이 입력을 따라잡지 못해 적분기가 끝없이 커진다(과부하). (이상적 이산 시간 적분기 x[n] = x[n−1] + u − y[n−1], 비교기 문턱 0, DAC ±1, 이동 평균은 최근 K비트의 평균을 ±1로 환산)

평균이 입력과 같아지는 이유는 적분기 덕분이다. N 표본 동안 적분기에 들어간 양은 $\sum(u - y)$이고, 적분기 값 x가 유한한 범위(±2 안쪽)에 갇혀 있으므로 $\sum(u - y)/N \to 0$, 곧 $\bar y = u$다. 오차의 합이 묶여 있다는 것, 이것이 ΔΣ의 핵심이다. 한 표본의 오차는 크지만(±1 중 하나밖에 못 낸다) 오차의 누적은 다음 표본들이 갚는다.

DC가 아니라 사인을 넣으면 1의 밀도가 사인을 따라 오르내린다. 비트열에 저역 통과 필터를 걸면 사인이 다시 나온다. 아래 오실로스코프에서 1차와 2차 변조기의 비트열과 복원 파형을 비교한다.

SIMULATOR

비트열에서 사인을 되찾는다

사인 진폭 복원 필터 길이 K

한 주기 표본 수—

복원 오차 rms—

복원 SNR—

필터 지연—

해볼 것: ① K = 2면 복원 파형이 비트열처럼 거칠다. K를 늘리면 매끈해진다. ② K를 64까지 늘리면 이번에는 진폭이 줄고 파형이 둥글어진다. 필터가 신호까지 깎는다. 필터 대역과 신호 대역의 균형이 데시메이션 필터 설계다. ③ 2차로 바꾸면 비트열이 더 부산하게 바뀌지만 같은 K에서 복원 오차가 작다. 잡음이 더 높은 주파수로 밀려나 필터에 잘 걸린다. (이산 시간 변조기, 입력 주파수 fs/128, 복원 = 길이 K 이동 평균 두 번(삼각 창), 지연은 보정해 겹쳐 그린다, 오차는 화면 구간 rms)

1차 변조기의 비트열은 느리게 변하는 입력에서 규칙적인 패턴을 만든다. 2차 변조기는 같은 평균을 더 불규칙한 비트열로 표현하는데, 그 불규칙함이 높은 주파수 잡음이라 필터로 잘 걸러진다. 이것을 주파수 영역에서 정확히 본 것이 다음 절의 잡음 성형이다.

잡음 성형: 오차를 대역 밖으로 민다

그림의 선형 모델에서 비교기를 오차 $e$를 더하는 덧셈점으로 바꾸면, 출력은 입력이 지나는 신호 전달 함수(Signal transfer function, STF)와 오차가 지나는 잡음 전달 함수(Noise transfer function, NTF)의 합이 된다. 적분기 L개를 이어 붙이면 NTF는 미분기 L개다.

$$Y(z) = \mathrm{STF}(z)\,U(z) + \mathrm{NTF}(z)\,E(z),\qquad \mathrm{NTF}(z) = (1 - z^{-1})^L,\qquad |\mathrm{NTF}(f)| = \left(2\sin\frac{\pi f}{f_s}\right)^{L}$$

$L$ = 루프 차수(적분기 수). 저주파($f \ll f_s$)에서 $|\mathrm{NTF}| \approx (2\pi f/f_s)^L$: 잡음 PSD가 $20L$ dB/decade로 올라간다. $f_s/2$에서는 $2^L$배(1차 6 dB, 2차 12 dB, 3차 18 dB)로 오히려 커진다. 잡음 총량은 줄지 않고 자리만 옮긴다

신호 대역 $0\sim f_B$에 남는 잡음을 적분하면 OSR의 $(2L+1)$제곱에 반비례한다. OSR을 2배 하면 1차는 9 dB, 2차는 15 dB, 3차는 21 dB가 오른다. 단순 오버샘플링의 3 dB와 비교하면 차이가 극적이다.

$$P_{n,\mathrm{in}} \approx \frac{\Delta^2}{12}\cdot\frac{\pi^{2L}}{(2L+1)\,\mathrm{OSR}^{2L+1}},\qquad \mathrm{SQNR} = 6.02N + 1.76 - 10\log_{10}\frac{\pi^{2L}}{2L+1} + (2L+1)\,10\log_{10}\mathrm{OSR}$$

풀스케일 사인 기준 이상값. 2차(L = 2) 1비트(N = 1), OSR 128: 7.78 − 12.9 + 105.4 ≈ 100.2 dB. 1차 같은 조건 65.8 dB, 3차 134 dB. 실제 1비트 변조기는 양자화 간격이 ±1 사이 $\Delta$ = 2라서 이 식보다 약 6 dB 낮고, 입력을 풀스케일까지 넣을 수 없어 더 낮다

아래에서 변조기를 실제로 돌려 FFT를 본다. 점선이 이론 NTF 곡선이다. 차수를 올리면 바닥이 더 깊이 패이고 기울기가 가팔라지며, 대역(칠한 부분) 안 잡음이 줄어든다.

SIMULATOR

잡음 성형 스펙트럼과 대역 내 SQNR

호버하면 값

OSR

입력 진폭

측정 SQNR(대역 내)—

이론(풀스케일 식)—

이론(Δ·진폭 보정)—

측정 ENOB—

NTF 기울기—

해볼 것: ① 기본값(2차 1비트, OSR 128, −6 dBFS)은 AB-1 온도 채널이다. 측정 약 84 dB, 풀스케일 식 100 dB, Δ = 2와 −6 dBFS를 보정한 이론 약 88 dB와 비교한다. ② OSR을 한 칸(2배) 올리면 이론으로는 2차 15 dB, 1차 9 dB씩 오른다. 측정은 2차가 약 13 dB로 조금 작고, 1차는 유휴 톤 때문에 들쭉날쭉하다. ③ 3차 1비트는 루프가 발산해 스펙트럼이 무너진다(다음 절). 4비트로 바꾸면 3차도 안정하고 SQNR이 140 dB를 넘는다. (오차 피드백 구조로 NTF = (1−z⁻¹)^L을 정확히 구현한 행동 모델, 32768점 Hann FFT, 대역 내 = 3번 빈~fs/2OSR, 신호 ±2빈, 회로 잡음·부정합 없음)

측정 곡선은 이론 점선을 잘 따라간다. 다만 1비트에서는 측정 SQNR이 풀스케일 식보다 15 dB 가까이 낮다. 이유는 셋이다. 첫째, 1비트 출력 ±1의 간격은 $\Delta$ = 2라서 오차 전력이 $\Delta^2/12$ = 1/3이다. N = 1을 넣은 식은 $\Delta$ = 1을 가정한다(−6 dB). 둘째, 입력을 −6 dBFS로 낮춰야 루프가 안정하다(−6 dB). 셋째, 1비트 비교기의 "이득"은 입력에 따라 변해서 선형 모델이 근사일 뿐이다. 설계에서는 식으로 대략을 잡고 반드시 시뮬레이션으로 확인한다.

STF와 NTF는 따로 고를 수 있다. 같은 루프 필터라도 입력을 어디로 넣느냐(피드포워드 경로)에 따라 STF를 1이나 $z^{-1}$처럼 평탄하게 만들 수 있다. 신호는 그대로 통과하고 잡음만 깎이는 것이 이상적이다. 피드포워드 구조에서는 적분기가 신호 성분을 거의 처리하지 않아 OTA 스윙과 선형성 요구가 줄어든다.

차수, OSR, 비트: 성능 지도

ΔΣ 설계자가 가진 손잡이는 세 개다. 루프 차수 $L$, 오버샘플링 비 OSR, 양자화기 비트 $N$. SQNR 식은 이 셋의 효과를 분리해서 보여 준다. 비트 하나는 6 dB, OSR 2배는 $3(2L+1)$ dB, 차수 하나는 OSR이 클수록 더 큰 이득을 준다. 아래 지도는 이 식을 OSR에 대해 그린 것이다.

SIMULATOR

성능 지도: 목표 해상도에 필요한 OSR

곡선을 누르면 그 차수를 고른다

목표 해상도 양자화 비트 N 1비트 현실 보정(측정 맞춤, 3차 이상 OBG 1.5)

목표 SQNR—

L = 1 필요 OSR—

L = 2 필요 OSR—

L = 3 필요 OSR—

L = 4 필요 OSR—

해볼 것: ① 16비트(98.1 dB) 목표에서 이상식으로는 2차가 OSR 약 115면 된다. AB-1의 OSR 128(별표)은 이상식으로 겨우 넘는다. ② "현실 보정"을 켜면 2차는 OSR 약 240이 필요하다. 3차로 올리거나 비트를 늘려야 한다. ③ N을 1에서 4로 올리면 곡선 전체가 18 dB 올라가 같은 해상도를 훨씬 낮은 OSR로 얻는다. 대신 다중 비트 DAC의 선형성이 문제가 된다(7절). (식은 앞 절의 이상 SQNR, 0차 = 단순 오버샘플링. 현실 보정: 이 장의 행동 모델로 −6 dBFS에서 잰 SQNR에 맞춘 차수별 손실 1차 9, 2차 16, 3차 34, 4차 50 dB. Δ = 2와 −6 dBFS 입력의 −12 dB에 비교기 비선형성, 3차 이상은 NTF 이득을 1.5로 낮춘 손실이 더해진 근사)

지도에서 읽을 수 있는 설계 감각은 이렇다. OSR이 낮을 때(16 이하)는 차수를 올려도 이득이 작아 비트를 늘리는 편이 낫다. 광대역 변환기(수 MHz~수십 MHz 대역)가 다중 비트 양자화기를 쓰는 이유다. OSR이 높을 때(100 이상)는 차수 하나가 30 dB 이상을 준다. 오디오와 계측용 변환기가 1비트 2~5차를 쓰는 이유다. 그러나 차수를 무작정 올릴 수는 없다. 다음 절의 안정도 문제가 있다.

고차 변조기와 안정도

2차 변조기는 1비트 양자화기로도 대체로 안정하다. 적분기 두 개가 쌓은 상태가 입력 범위 안에서는 유한하게 머문다. 3차 이상에서 $\mathrm{NTF} = (1 - z^{-1})^L$을 그대로 쓰면 1비트 루프는 발산한다. NTF의 고주파 이득 $2^L$(3차면 8배)이 너무 커서, 비교기가 낼 수 있는 ±1로는 적분기에 쌓이는 오차를 되갚지 못한다. 적분기 출력이 끝없이 커지고 비트열은 1 또는 0이 길게 이어져 쓸모없어진다.

해결책은 NTF의 고주파 이득(대역 외 이득(Out-of-band gain, OBG))을 약 1.5로 낮추는 것이다(Lee의 규칙). NTF에 극점을 넣어 고주파 쪽 상승을 눌러 주면 루프가 안정해진다. 대신 대역 내 잡음 감쇠가 조금 줄어든다. 입력이 클 때의 문제도 있다. 입력이 풀스케일에 가까워지면 피드백이 따라잡을 여유가 없어 상태가 커지고, SQNR이 갑자기 무너진다. 이 경계가 최대 안정 입력(Maximum stable amplitude, MSA)이다.

SIMULATOR

입력 크기와 SQNR: 과부하 붕괴

호버하면 값

변조기

다른 변조기 결과 남기기

최대 SQNR—

그때 입력—

최대 안정 입력(MSA)—

−20 dBFS의 SQNR—

해볼 것: ① 2차 1비트를 스윕한다. SQNR이 진폭에 비례해 1 dB/dB로 오르다 약 −8 dBFS 근처에서 최고(약 69 dB)가 되고 0 dBFS에서 무너진다. 아래 그래프에서 양자화기 입력이 함께 치솟는다. ② 3차 1비트 (1−z⁻¹)³을 스윕하면 모든 진폭에서 양자화기 입력이 10⁶을 넘고 SQNR이 바닥이다. ③ OBG 1.5로 바꾸면 3차가 안정해지고 2차보다 약 11 dB 좋지만 MSA가 조금 낮다. 4비트 2차는 0 dBFS 가까이까지 버틴다. (OSR 64, 8192점 Hann FFT, 진폭 2 dB 간격, MSA = SQNR이 최고점에서 10 dB 이상 떨어지기 직전 진폭, OBG 1.5 NTF는 버터워스 고역 통과형 극점을 쌍선형 변환으로 구해 |NTF(−1)| = 1.5가 되게 맞춘 것)

무너진 변조기는 스스로 돌아오지 않는 경우가 많다. 실제 칩에서는 적분기 출력이 OTA 출력 범위에서 잘리고, 적분기가 포화되면 루프가 사실상 끊긴다. 그래서 고차 변조기에는 적분기 출력을 감시하다가 문턱을 넘으면 적분기 커패시터를 초기화(리셋)하는 회로를 넣는다. 그리고 입력 범위를 MSA 아래로 제한해 사양을 정한다.

"이론 SQNR"은 이상 루프의 상한이다. OTA의 유한 이득(적분기 누설), 유한 GBW와 슬루율(정착 오차), 커패시터 비 오차는 NTF 영점을 DC에서 조금 옮겨 대역 내 잡음을 키운다. 적분기 누설은 첫 단 OTA의 DC 이득이 대략 OSR보다 충분히 커야 무시할 수 있다. AB-1 OTA의 약 3,900배(71.8 dB)는 OSR 128에 넉넉하다.

유휴 톤과 디더

1차 변조기에 작은 DC를 넣으면 비트열은 1010…에 가끔 11이 끼어드는 규칙적인 패턴이 된다. 규칙적인 패턴은 스펙트럼에서 잡음이 아니라 톤으로 나타난다. 입력 $u$가 작으면 그 패턴의 반복 주기가 길어져 톤 주파수가 $u\cdot f_s/2$ 근처로 내려오고, 신호 대역 안에 떨어진다. 이것을 유휴 톤(Idle tone)이라 한다. 오디오에서는 조용한 구간에 들리는 휘파람 소리가 되고, 계측에서는 가짜 신호가 된다.

해결책은 루프에 작은 무작위 신호 디더(Dither)를 넣어 패턴을 깨는 것이다. 디더를 양자화기 앞에 넣으면 그것도 NTF로 성형되어 대역 밖으로 밀려나므로 대역 내 잡음은 조금만 오른다. 차수를 올리는 것도 효과가 있다. 2차 이상 변조기는 비트열이 훨씬 불규칙해 톤이 약하다.

SIMULATOR

작은 DC 입력이 만드는 톤

호버하면 값

DC 입력 u

디더 σ

예측 톤 u·fs/2—

대역 내 최대 톤—

그 주파수—

대역 내 잡음 합—

해볼 것: ① 1차, u = 0.004에서 약 4.1 kHz에 날카로운 톤과 그 고조파가 신호 대역(8 kHz) 안에 선다. 위 띠의 비트열이 1010…에 가끔 11이 끼는 규칙적 패턴이다. ② u를 천천히 키우면 톤이 오른쪽으로 움직이다 대역 밖으로 나간다. ③ 디더 σ를 0.1 이상으로 올리면 톤이 잡음 바닥으로 녹는다. 대역 내 잡음 합은 조금 오른다. 2차로 바꾸면 디더 없이도 톤이 훨씬 약하다. (fs = 2.048 MHz, 16384점 Hann FFT, 디더 = 양자화기 앞에 더한 가우시안 잡음, 적분기 초기값 0)

유휴 톤은 선형 모델로는 보이지 않는다. 선형 모델은 양자화 오차가 백색이라고 가정하지만, 1비트 양자화기의 오차는 입력에 따라 결정적으로 정해진다. 결정적인 신호는 주기를 가지면 톤이 된다. 이 장에서 "식과 시뮬레이션이 다르다"는 장면이 두 번째로 나왔다. ΔΣ 설계가 시뮬레이션 중심인 이유다.

데시메이션: 비트열을 워드로

변조기 출력은 2.048 MHz로 흐르는 1비트 열이다. 쓸모 있는 것은 8 kHz 대역 안의 신호뿐이다. 데시메이션 필터(Decimation filter)는 두 가지 일을 한다. 대역 밖으로 밀려난 큰 잡음을 걸러 내고, 표본화 속도를 신호 대역에 맞게 낮춘다(다운샘플링). 비트 하나짜리 고속 열이 비트가 많은 저속 워드 열로 바뀐다. 해상도가 비트 수에서 시간으로 옮겨 갔다가 다시 비트 수로 돌아오는 셈이다.

데시메이션 사슬. 첫 단은 곱셈이 없는 sinc³(CIC) 필터로 속도를 크게 낮추고, 낮아진 속도에서 FIR 필터가 날카롭게 자른다. 비싼 연산을 느린 쪽에 몰아 넣는 배치다.

첫 단의 표준은 길이 $M$의 이동 평균(박스카)을 $K$번 이은 sinc$^K$ 필터(CIC: Cascaded integrator-comb)다. 적분기와 차분기만으로 구현되어 곱셈기가 없다. 주파수 응답은 $f_s/M$의 배수에 영점을 가진다. 다운샘플링 후 신호 대역으로 접혀 들어오는 대역이 정확히 $f_s/M$의 배수 근처이므로, 영점이 바로 그 자리를 죽인다.

$$H(z) = \left[\frac{1}{M}\cdot\frac{1 - z^{-M}}{1 - z^{-1}}\right]^K,\qquad |H(f)| = \left|\frac{\sin(\pi f M/f_s)}{M\sin(\pi f/f_s)}\right|^K$$

$M$ = 데시메이션 비(AB-1 첫 단 32), $K$ = 차수. 규칙: $K \ge L + 1$(변조기 차수 + 1). 잡음이 $20L$ dB/dec로 오르므로 영점 근처를 그보다 빨리 깎아야 접힌 잡음이 대역 내 잡음보다 작다. 출력 워드 폭 = $K\log_2 M + 1$비트(32, 3차면 16비트)

아래에서 K와 M을 바꿔 본다. 위 그래프는 선형 주파수 축이라 영점이 $f_s/M$ 간격으로 고르게 선다. 칠한 띠가 다운샘플링 후 신호 대역으로 접혀 들어올 대역이다. 아래는 같은 필터를 비트열에 실제로 걸고 M 표본마다 하나씩 뽑은 출력 워드다.

SIMULATOR

sinc^K 필터: 영점이 접힘 대역을 막는다

호버하면 값

2차 변조기 잡음 겹치기

첫 영점 fs/M—

대역 끝 처짐(8 kHz)—

접힘 대역 최소 감쇠—

접힌 잡음 / 대역 내 잡음—

출력 워드—

해볼 것: ① sinc³, M 16에서 영점이 128 kHz 간격으로 서고, 접힘 대역(칠한 띠)이 모두 영점 근처에 놓인다. 접힌 잡음이 대역 내 잡음보다 작다. ② sinc¹(단순 평균)로 바꾸면 영점 사이 봉우리가 높아 접힌 잡음이 대역 내 잡음의 수천 배가 된다. K ≥ L + 1 = 3의 규칙을 확인한다. ③ M을 32로 올리면 출력 워드가 느려지고 폭이 넓어지며, 대역 끝 처짐이 커진다. 처짐은 뒤단 FIR이 보정한다. (fs = 2.048 MHz, 신호 대역 fB = 8 kHz, 변조기 잡음은 2차 1비트 이론 PSD (Δ²/12)·|NTF|², 접힘은 k·fs/M ± fB 대역을 수치 적분해 더한다, 아래 그래프는 −6 dBFS 2 kHz 사인의 실제 비트열과 sinc^K 출력)

sinc³ 다음 단계가 신호 대역을 날카롭게 자르는 FIR 필터다. 이미 속도가 낮아졌으므로 수십 탭의 곱셈도 부담이 적다. 하프밴드 필터는 계수의 절반이 0이라 2배 다운샘플링에 특히 싸다. 마지막 FIR은 sinc³의 대역 끝 처짐도 함께 보정한다. 데시메이션 필터는 디지털 회로라 면적과 전력이 공정 미세화를 따라 줄어든다. 아날로그 부분은 변조기의 적분기 몇 개와 비교기뿐이다. 이것이 미세 공정에서 ΔΣ가 유리한 이유다.

다중 비트, 연속 시간, 그리고 쓰임

양자화기를 1비트에서 4비트로 올리면 SQNR이 약 24 dB 오르고, NTF 이득을 키워도 루프가 안정해 더 공격적인 성형을 할 수 있다. 문제는 피드백 DAC다. 1비트 DAC는 두 값뿐이라 어떤 오차가 있어도 직선(이득·오프셋 오차)이다. 다중 비트 DAC는 단위 소자(전류원이나 커패시터) 여럿으로 만드는데, 소자 사이 부정합(12장)이 계단 높이를 들쭉날쭉하게 만든다. DAC 오차는 입력과 같은 자리에서 더해지므로 NTF로 성형되지 않고 그대로 출력에 나타난다. 0.1% 부정합이면 해상도가 10비트 근처로 묶인다.

해결책은 동적 소자 정합(Dynamic element matching, DEM)이다. 같은 코드라도 매번 다른 단위 소자를 골라 써서 부정합 오차를 시간에 따라 섞는다. 대표적인 DWA(Data-weighted averaging)는 소자를 원형으로 돌려 가며 쓴다. 지난번에 쓴 소자 다음부터 필요한 만큼 쓰므로 모든 소자가 고르게 쓰이고, 부정합 오차가 1차 미분(1차 성형)되어 대역 밖으로 밀려난다.

SIMULATOR

다중 비트 DAC 부정합과 DWA

호버하면 값

소자 부정합 σ

대역 내 SNDR—

이상 DAC 대비—

3차 고조파—

소자 오차 σ 실제—

해볼 것: ① "이상 DAC"에서 약 90 dB를 확인한 뒤 "고정 선택"으로 바꾸면 고조파가 서고 SNDR이 수십 dB 떨어진다. 위 지도에서 아래쪽 소자만 자주 쓰이는 것을 본다. ② DWA로 바꾸면 소자 사용 지도가 대각선 띠로 돌고, 고조파가 사라지며 잡음이 대역 밖으로 올라간다. ③ σ를 2%까지 키워도 DWA는 고정 선택보다 수십 dB 좋다. (2차 CIFB 루프, 9레벨 양자화기 = 온도계 코드 단위 소자 8개, 소자 값 1 + σ·N(0,1) 정규화, OSR 64, −6 dBFS 사인, 16384점 Hann FFT)

DWA는 디지털 논리 몇 개로 구현되고, 다중 비트 ΔΣ의 사실상 표준이 되었다. 다만 DWA는 특정 입력에서 자체 톤을 만들 수 있어 무작위 시작점이나 2차 성형 DEM 같은 변형이 쓰인다.

이산 시간(DT)과 연속 시간(CT)

지금까지 본 변조기는 적분기를 스위치드 커패시터(15장)로 만든 이산 시간형이다. 계수가 커패시터 비로 정해져 정확하고 클록 주파수가 바뀌어도 응답이 따라간다. 대신 OTA가 매 클록 반 주기 안에 정착해야 해서 빠른 클록에는 전력이 많이 든다. 연속 시간형은 적분기를 RC나 gm-C로 만들고 비교기 앞에서 처음 표본화한다. OTA의 정착 요구가 없어 저전력·고속이고, 표본화 전에 루프 필터가 있어 앤티에일리어싱이 공짜로 따라온다. 대신 RC 산포로 계수가 ±20% 움직이고, 클록 지터와 DAC 펄스 모양에 민감하다.

항목	이산 시간(SC)	연속 시간(RC, gm-C)
계수 정확도	커패시터 비, 약 0.1%	RC 곱, 공정 산포 약 ±20%(보정 필요)
OTA 요구	반 주기 정착(GBW 수 × fs)	정착 없음, 선형성 중요
앤티에일리어싱	앞단 필터 필요	루프에 내장
클록 지터	둔감(전하 전달)	민감(피드백 DAC 펄스 폭)
대표 쓰임	저속 고정밀(계측, 센서)	오디오, 광대역 통신 수신기

ΔΣ 변환기의 쓰임은 신호 대역과 해상도로 나뉜다. 오디오(대역 20 kHz, 16~24비트)에서는 1비트 또는 다중 비트 3~5차 변조기와 OSR 64~256이 표준이다. 센서와 계측(대역 수 Hz~수 kHz, 16~24비트)에서는 OSR이 수천에 이르고, 저울·열전대·압력 센서 같은 브리지 신호를 증폭기 없이 직접 읽기도 한다(SensorBook). 통신 수신기(대역 수십 MHz, 10~14비트)에서는 연속 시간 다중 비트 변조기가 GHz 클록으로 돈다. 정밀도를 소자 정합 대신 속도와 디지털 필터에서 얻는다는 점은 모두 같다.

TARGET AB-1타깃 파일 · 17장

온도 채널: 2차 1비트, OSR 128 → 이론 100.2 dB, 측정 약 84 dB

AB-1의 온도 채널은 대역 8 kHz를 16비트(이상 SQNR 98.1 dB)로 읽는 것이 목표다. 2차 1비트 변조기를 $f_s$ = 2.048 MHz로 돌리면 OSR = 2.048 MHz / (2 × 8 kHz) = 128이다. 앞 절의 식(N = 1, L = 2)은 7.78 − 12.9 + 5 × 21.07 ≈ 100.2 dB로 16비트를 넘는다. 그러나 이 장의 행동 모델 시뮬레이터(잡음 성형 시뮬레이터 기본값)로 실제 비트열을 FFT하면 −6 dBFS 입력에서 대역 내 SQNR이 약 84 dB(ENOB 약 13.7)다. 차이 약 16 dB는 1비트 간격 Δ = 2(−6 dB), 입력 여유 −6 dBFS(−6 dB), 비교기 이득의 비선형성에서 온다. 진폭을 쓸면 SQNR은 −8~−6 dBFS 근처에서 최고이고, 0 dBFS에서는 과부하로 무너진다. 같은 OSR에서 3차 1비트(OBG 1.5)는 약 100 dB, OSR 256의 2차는 약 97 dB로 측정된다. 데시메이션은 sinc³ ↓32(64 kHz, 16비트 워드) 다음 FIR 하프밴드 ↓4로 16 kS/s 출력을 만든다. 첫 단 적분기 OTA는 AB-1 OTA(DC 이득 약 3,900배 ≫ OSR 128)를 쓴다.

이 장에서 정한 것2차 1비트, OSR 128, fs 2.048 MHz를 기본 구조로 둔다. 1비트 DAC는 본질적으로 선형이라 DEM이 필요 없다. 이상식은 100 dB지만 측정 약 84 dB라서 16비트 목표에는 여유가 부족하다. 여유가 필요하면 3차 OBG 1.5(측정 약 100 dB) 또는 OSR 256으로 올린다. 데시메이션 첫 단은 sinc³(K = L + 1).

아직 남은 문제양자화 잡음 말고도 샘플링 커패시터의 kT/C와 OTA 잡음이 대역 내 잡음에 더해진다. 그리고 SAR ADC(1 MS/s)와 ΔΣ 변조기(2.048 MHz)를 움직이는 클록은 어디서 오며, 클록 가장자리의 흔들림(지터)은 이 SQNR을 얼마나 깎는가?

다음 단계18장 발진기와 PLL에서 4 MHz 기준으로 칩의 클록을 만들고, 지터가 변환기 SNR에 주는 한계를 따진다.

핵심 정리

양자화 잡음 전력 $\Delta^2/12$는 $f_s$와 무관하다. 오버샘플링은 같은 잡음을 $f_s/2$까지 펴서 대역 내 몫을 $1/\mathrm{OSR}$로 줄인다. OSR 2배당 +3 dB, 4배당 1비트.
ΔΣ 변조기는 적분기, 1비트 비교기, DAC의 루프다. 적분기가 오차의 누적을 묶어 두므로 비트열의 평균(1의 밀도 $(1+u)/2$)이 입력과 같다.
선형 모델 $Y = \mathrm{STF}\cdot U + \mathrm{NTF}\cdot E$, $\mathrm{NTF} = (1 - z^{-1})^L$. 잡음은 $20L$ dB/dec로 성형되어 대역 밖으로 밀려나고, OSR 2배당 $3(2L+1)$ dB가 오른다.
이상 SQNR = $6.02N + 1.76 - 10\log(\pi^{2L}/(2L+1)) + (2L+1)10\log\mathrm{OSR}$. 2차 1비트 OSR 128은 100.2 dB지만, 1비트 Δ = 2와 입력 여유 때문에 실측은 약 84 dB다.
3차 이상 1비트 루프에 $(1 - z^{-1})^L$을 그대로 쓰면 발산한다. 대역 외 이득을 약 1.5로 낮추고(Lee의 규칙) 입력을 MSA 아래로 제한한다.
1차 변조기는 작은 DC 입력에서 $u f_s/2$ 근처의 유휴 톤을 만든다. 디더와 높은 차수가 톤을 깬다.
데시메이션 첫 단은 sinc$^K$(CIC): 영점이 $f_s/M$의 배수에 서서 접힘 대역을 죽인다. $K \ge L + 1$. 이어서 FIR이 날카롭게 자르고 처짐을 보정한다.
다중 비트 양자화기는 SQNR과 안정도를 크게 높이지만 DAC 부정합이 성형되지 않는다. DWA 같은 DEM으로 부정합 오차를 대역 밖으로 민다. DT는 정확하고, CT는 저전력·고속에 앤티에일리어싱이 내장된다.

확인 퀴즈

1. 잡음 성형 없이 오버샘플링만 하는 10비트 ADC가 있다. 신호 대역을 그대로 두고 표본화 속도를 16배로 올리면 대역 내 SNR은 얼마나 오르는가(이상적 디지털 필터 가정)?

대역 내 잡음은 $1/\mathrm{OSR}$에 비례하므로 SNR은 $10\log_{10}16$ ≈ 12 dB 오른다. 4배마다 1비트이므로 16배는 2비트다. 24 dB는 진폭으로 착각한 $20\log 16$이다.

2. 1차 ΔΣ 변조기(출력 ±1)에 DC 입력 u = −0.5를 넣었다. 긴 비트열에서 1의 비율은?

비트 평균 $\bar y = p\cdot(+1) + (1-p)\cdot(-1) = 2p - 1$이 u와 같아야 하므로 $p = (1 + u)/2 = 0.25$. 적분기가 오차 누적을 묶어 두기 때문에 이 관계가 성립한다.

3. 2차 ΔΣ 변조기에서 OSR을 64에서 128로 올렸다. 이상적인 대역 내 SQNR은 얼마나 오르는가?

대역 내 잡음 ∝ $1/\mathrm{OSR}^{2L+1}$이므로 OSR 2배당 $(2L+1)\times 3$ dB = 5 × 3 = 15 dB(2.5비트)다. 3 dB는 성형이 없을 때, 9 dB는 1차일 때다.

4. 2차 변조기 뒤에 데시메이션 첫 단으로 단순 이동 평균(sinc¹)을 썼더니 다운샘플링 후 잡음 바닥이 크게 올랐다. 가장 알맞은 설명과 조치는?

2차 변조기의 잡음은 40 dB/dec로 오른다. sinc¹의 영점은 20 dB/dec로만 깎으므로 영점 근처 접힘 대역의 잡음이 남아 다운샘플링 때 신호 대역으로 접힌다. sinc^K의 영점 깊이가 잡음 상승을 이기려면 K ≥ L + 1이어야 한다.

5. 다중 비트(4비트) ΔΣ 변조기가 1비트보다 불리한 점은?

1비트 DAC는 두 값뿐이라 본질적으로 선형이다. 다중 비트 DAC의 계단 오차는 입력에 더해진 것과 같아 NTF가 줄여 주지 못한다. DWA 등 DEM이 부정합 오차를 시간에 따라 섞어 대역 밖으로 민다. 다중 비트는 오히려 안정도와 SQNR에 유리하다.